Diskussion:Lock-Free Algorithmen
Aus der Mikrocontroller.net Artikelsammlung, mit Beiträgen verschiedener Autoren (siehe Versionsgeschichte)
Da LL/SC schon drin steht würde Transactional Memory auch gut reinpassen, zumindest eine Erwähnung des Prinzips. Gibts ja demnächst von Intel in Haswell. Dazu siehe: http://www.realworldtech.com/haswell-tm/ http://www.realworldtech.com/haswell-tm-alt/ --Prx 19:31, 9. Feb. 2013 (UTC)
Dies und das
- Transactional Memory wird auch von GCC unterstützt, siehe Transactional Memory in GCC. Wäre intersssant, ein paar Beispiele zu sehen und wie praktikabel das ist.
- Welche Voraussetzungen / Instruktionen muss eine Hardware mindestend mitbringen, um die im Artikel beshriebenen Methoden anwenden zu können?
- Welche Unterschiede gibt es zwischen echter Parallelität (Multicore) und einem Single-Core? Gerade im Highend Embedded-Bereich sind Multicore µC nicht unüblich. Interrupt-Sperren sind bei Multicore nicht möglich (man müsste stattdessen alle andere Cores anhalten) und in Echtzeit-Systemen i.d.R obsolet.
- Wie sieht es mit WCET-Analysen aus?
- Der Code in "ABA-Problem" ist vollkommen unleserlich. Verwende Code-Tags und ordentlich formatierten (Pseudo-)Code.
- Literatur sollte mit ref-Tags angegeben werden. Referenzen wie "[1]" per Text zu setzen ist nicht praktikabel, vor allem wenn die gleiche Literatur bereits per ref angegeben ist.
- Was ist zu beachten, wenn mehere Cores Listen verwalten oder Einträge machen können? WIe wird das verwaltet?
- Wie sieht es bei mehreren IRQ-Leveln / kaskadierenden IRQs aus?
--Gjlayde 21:47, 9. Feb. 2013 (UTC)