Quartus II ist der Name der FPGA-Entwicklungsumgebung von Altera. Sie entspricht in vielen Punkten der Funktionalität der Xilinx ISE, es gibt aber einige Besonderheiten:

Inhaltsverzeichnis 1 Eigenschaften 1.1 Projektverwaltung 1.2 Design Flow 1.3 Versionen 2 Komponenten 2.1 Megawizzard 2.2 Simulator 2.3 Logic Analyzer 2.4 Programmer 2.5 SOPC Builder 3 Bedientipps 3.1 Projektverwaltung 3.2 Version Hopping 3.3 Probleme 3.3.1 Synthese 3.3.2 Programmer 4 Weblinks

[bearbeiten] Eigenschaften

[bearbeiten] Projektverwaltung

Die PV ist bei Altera simpler und weniger verschachtelt, als bei Xilinx. Dies ermöglicht das einfache Portieren und Kopieren von Projekten, Teilprojekten und files, ohne in Pfadprobleme hineinzulaufen. Zudem läuft die PV sehr stabil und verursacht keine Abstürze. Lediglich im Zusammespiel zweier Versionen (win+lin) die beide auf den selben acoount arbeiten gibt es teilweise Probleme mit Dateinamen.

Quartus ist sehr tolerant gegenüber temporären und händischen Änderungen von Dateinamen und den möglichen Fehlern, die sich hieraus ergeben. Quartus selbst läuft auch äußerst stabil.

[bearbeiten] Design Flow

Anders, als bei Xilinx, werden die einzelnen zur Synthese notwendigen Schritte nicht aus einem dateibaubaumähnlichen Gerüst heraus gestartet und in neuen Programmfenstern ausgeführt, sondern sind allesamt integrale Bestandteile des Programmes selbst. Sie werden in MDI-Clients ausgeführt. Damit wird u.a. ein Mehrfachstart deselben Programmes verhindert.

[bearbeiten] Versionen

Neben der Vollversion existiert eine Web-Edition-Version für die kleineren Altera FPGA-Familien einschließlich Cyclone II. Ferner kann seit Kurzem eine freie Alteraversion des Simulators ModelSim geladen werden, der in Funktionalität und Einschränkungen dem bei Xilinx entspricht.

[bearbeiten] Komponenten

[bearbeiten] Megawizzard

Hierbei handelt es sich um den Altera-spezifischen Core-Generator, mit dem IP-cores und Standardfunktionen wie RAMS, Multiplizierer etc. für die jeweilige FPGA-Familie optimiert erzeugt werden können. Die Zahl der standardmäßig mitgelieferten Cores ist (vor allem bei der Webversion) deutlich kleiner, als bei Xilinx.

[bearbeiten] Simulator

Quartus besitzt einen durchaus brauchbaren internen Simulator, der i.G. zum Modelsim nicht limitiert ist. Zudem gelingt es mit diesem einfacher, Altera-spezifische Cores einzubinden und korrekt zu simulieren. Möglich sind Logik- und auch Timingsimulationen. Der Simulator ist aber insgesamt sehr langsam, da er wahrscheinlich rein interpretierend arbeitet.

[bearbeiten] Logic Analyzer

Quartus kommt mit einem leistungsfähigen internen Logic Analyzer namens Signal Tap. Anders, als bei der Xilinx ISE, ist der aus den LEs aufgebaute und zu Testzwecken in der FPGA hineincompilierte Logic Analyzer kein Zusatzmodul, sondern in allen Quartusversionen standardmäßig inkludiert, sogar in der freien Web Edition!

[bearbeiten] Programmer

Ebenfalls integriert ist der sog. Programmer, der den Download zum FPGA und config Flashes bewerkstelligt. Dieses Tool ist für die, welche nur files programmieren müssen und nichts selbsr programmieren, als stand alone Version kostenlos ladbar.

[bearbeiten] SOPC Builder

Dieses Tool gestattet die Zusammenstellung eines kompletten Mikroprozessorsystems auf der Basis vorgefertiger Komponenten.

[bearbeiten] Bedientipps

[bearbeiten] Projektverwaltung

Quartus hat eine stabile und einfach zu verwendende Projektverwaltung, die es gestattet, Snapshots zu machen (wovon man Gebrauch machen sollte). So können jederzeit alte Projekte wieder hervorgeholt und wiederverwendet werden - auch in Teilen ist dies möglich. Es lassen ich auch leicht und ohne Probleme neue files händisch einsetzen und überkopieren, ohne dass dies wie bei Xilinx zu Abstürzen führt.

[bearbeiten] Version Hopping

Abgesehen von einigen COREs sind die unterschiedlichen Versionen voll kompatibel zu einander. So lassen sich die Projekte mit verschiedenen Versionen der IDE öffnen und rückimportieren und leicht weiterverwenden.

[bearbeiten] Probleme

[bearbeiten] Synthese

Seit der Version 6.0 wurden häufiger Probleme im Umfeld der Synthese berichtet: Wie man im Floor Plan Editor nachvollziehen kann, werden Schaltungsteile zwar gruppiert aber nicht angeschlossen.

[bearbeiten] Programmer

JTAG-Kette: Der Programmerteil zum Einladen des FPGA-images verliert häufiger die JTAG-Kette. Dies tritt sporadisch auf und wird teilweise durch übergangsweises Ausschalten des zu programmierenden Boards verursacht. Wenn der Programmer die Kette nicht mehr findet, sollte der Treiber im Setup deinstalliert, Quartus geschlossen und dann der Treiber wieder aktiviert werden. Dies geschieht auf normalem Wege: Öffnen des Setupmenüs innerhalb des Programmers und Anklicken des (z.b. Byteblasters). Dieser erscheint dann oben als "hardware". Bei Druck auf "scan JTAG" sollte das FPGa wieder gefunden werden.

file-Update: Bei einer neuen Compilation und Synthese wird teilweise das file nicht aktualisert und das alte reingeladen. Sicherheitshalber sollte man deshalb mittels "change file" das file nochmals anwählen. Im Extremfall das neue file umbenennen und dann diese neuladen.

[bearbeiten] Weblinks

• Download Quartus II Web Edition Software Version 7.2 (768 MByte):

https://www.altera.com/support/software/download/altera_design/quartus_we/dnl-quartus_we.jsp

• Programmer stand alone (60 MByte):

https://www.altera.com/support/software/download/programming/quartus2/dnl-quartus2_programmer.jsp