[Bearbeiten] Probleme und Lösungen für Xilinx Download tool (impact)

[Bearbeiten] Fehlermeldung mit angewählten verify

Problem: Beim FPGA Programmieren mit aktivierten Verify bricht die FPGA Programmierung mit folgender Meldung ab:

Bitstream:2 - The input file
"C:\Xilinx_Projekte\Starterkit\tutorial\counter.msk" does not
exist.  Please check that the specified location is correct and that
the bitstream was succesfully created.

Lösung:

• Verify deaktivieren, oder
• Bitgen erzeugt das für den Vergleich (Verify) nötige Maskfile (*.msk):

Im Projektmanager ISE6.3 ist

• beim Punkt Generate Programming file
• properties anzuwählen
• dort rechts oben "Readback Options" auswählen
• hier Readback anschalten (oberen beide Zeilen) dann kann man ein

Haken bei "´Create mask file" setzen