Logic

Signal Name Total Pterms Total Inputs Function Block Macrocell Power Mode Slew Rate Pin Number Pin Type Pin Use Reg Init State
CCD_ROG 1 14 FB2 MC2 STD SLOW 35 I/O O  
PIX_CNT<10> 2 11 FB2 MC4 STD     (b) (b) RESET
PIX_CNT<0> 2 13 FB2 MC5 STD   36 I/O (b) RESET
CCD_CLK 2 11 FB2 MC6 STD SLOW 37 I/O O RESET
CLK_CNT<2> 2 10 FB2 MC7 STD     (b) (b) RESET
CLK_CNT<1> 2 10 FB2 MC8 STD   38 I/O (b) RESET
$OpTx$INV$79__$INT 2 11 FB2 MC9 STD   39 I/O/GSR (b)  
ROG_EN 2 10 FB2 MC10 STD     (b) (b) RESET
RESET_EN 2 10 FB2 MC11 STD   40 I/O/GTS2 (b) RESET
PIX_CNT<5> 3 13 FB2 MC12 STD     (b) (b) RESET
PIX_CNT<3> 3 13 FB2 MC13 STD     (b) (b) RESET
PIX_CNT<11> 3 13 FB2 MC14 STD   42 I/O/GTS1 (b) RESET
INT_RES 2 12 FB2 MC15 STD   43 I/O (b) RESET
INT_ACT 3 14 FB2 MC16 STD     (b) (b) RESET
ADC_EN 2 10 FB2 MC17 STD   44 I/O (b) RESET
ADC_ACT/ADC_ACT_SETF__$INT 11 12 FB2 MC18 STD     (b) (b)  
CLK_CNT<6> 1 6 FB3 MC13 STD     (b) (b) RESET
CLK_CNT<0> 1 10 FB3 MC14 STD   19 I/O (b) RESET
INT_EN 1 1 FB3 MC15 STD   20 I/O (b) SET
CLK_CNT<9> 2 10 FB3 MC16 STD     (b) (b) RESET
ADC_RDY 1 2 FB3 MC17 STD SLOW 22 I/O O  
CLK_CNT<8> 2 10 FB3 MC18 STD     (b) (b) RESET
INT1 1 2 FB4 MC2 STD SLOW 24 I/O O  
PIX_CNT<9> 2 10 FB4 MC4 STD     (b) (b) RESET
PIX_CNT<8> 2 9 FB4 MC5 STD   25 I/O (b) RESET
PIX_CNT<7> 2 8 FB4 MC6 STD     (b) (b) RESET
PIX_CNT<6> 2 7 FB4 MC7 STD     (b) (b) RESET
INT0 2 12 FB4 MC8 STD SLOW 26 I/O O RESET
PIX_CNT<4> 2 5 FB4 MC9 STD   27 I/O (b) RESET
PIX_CNT<2> 2 3 FB4 MC10 STD     (b) (b) RESET
RESET 1 2 FB4 MC11 STD SLOW 28 I/O O  
PIX_CNT<1> 2 2 FB4 MC12 STD     (b) (b) RESET
CLK_CNT<7> 2 10 FB4 MC13 STD     (b) (b) RESET
CLK_CNT<5> 2 10 FB4 MC14 STD   29 I/O (b) RESET
CLK_CNT<4> 2 10 FB4 MC15 STD   33 I/O (b) RESET
CLK_CNT<3> 2 10 FB4 MC16 STD     (b) (b) RESET
$OpTx$FX_DC$29 2 5 FB4 MC17 STD   34 I/O (b)  
ADC_ACT 2 9 FB4 MC18 STD     (b) (b) RESET