

**Berufspädagogische Akademie des Bundes in Graz  
Abteilung für technischen und gewerblichen Fachunterricht**




Abb. 1: Verschiedene AVR- $\mu$ C von Atmel<sup>1</sup>



# AVR- $\mu$ C

## Lernunterlage für das Selbststudium

Version v5 vom 27. April 2004 13:00 Uhr

Ersatzarbeit für die Lehrveranstaltung  
*„Fachliche Bildung“*

Begutachter: **Dipl.-Ing. Franz Mitterer**

Eingereicht von **Ing. Hans Hafner**

**EMail: [hans.hafner@hit-htl.at](mailto:hans.hafner@hit-htl.at)**

Graz, 2004

<sup>1</sup> Vgl. URL: [http://elm-chan.org/docs/avr\\_e.html](http://elm-chan.org/docs/avr_e.html), [10.2.2004].

# INHALTSVERZEICHNIS

1.	Einleitung .....	4
2.	AVR-Microcontroller AT90S8515 .....	5
2.1	Allgemeines .....	5
2.2	AVR-Architektur .....	6
2.3	Pin-Belegung .....	7
2.4	Speicher .....	9
2.4.1	Programmspeicher .....	9
2.4.2	Datenspeicher (SRAM).....	9
2.4.3	EEPROM .....	9
2.5	Register .....	10
2.5.1	Universalregister (General-Purpose-Register).....	10
2.5.2	I/O-Register .....	10
2.5.3	Statusregister.....	10
2.5.4	Programmzähler (Program Counter) .....	12
2.5.5	Stapel (Stack).....	12
2.5.6	Reset.....	13
2.6	Timer und Counter .....	14
2.6.1	8-Bit Timer/Counter0 .....	14
2.6.2	Timer/Counter Interrupt Mask Register (TIMSK) .....	15
2.6.3	Timer/Counter Interrupt Flag Register (TIFR).....	15
2.7	Peripherie .....	16
2.7.1	I/O-Ports.....	16
2.7.2	Synchrone serielle Schnittstelle (SPI).....	16
2.7.3	Asynchrone serielle Schnittstelle (UART) .....	16
2.7.4	Analog-Komparator .....	17
2.7.5	Watchdog-Timer .....	17
2.7.6	Interrupt-Handling .....	17
3.	AVR-Assembler.....	18
3.1	Programmentwicklung.....	18
3.2	Sprachkonstrukte .....	19
3.3	Kontrollstrukturen.....	21
3.3.1	Verzweigungen .....	21
3.3.2	Schleifen .....	21
3.3.3	Unterprogramme.....	21
3.4	Aufbau eines Assemblerprogramms .....	22
4.	AVR-Studio .....	23
4.1	Anlegen eines neuen Projektes .....	23
4.2	Entwicklungsumgebung.....	23
4.3	Debuggen im AVR-Studio.....	24
4.4	Externe Objekt-Dateien .....	25
5.	Beispiele.....	26
5.1	Beispiel 1 – Schleifen / Unterprogramme.....	26
5.2	Beispiel 2 – Timer und Interrupts .....	27
5.2.1	Unterprogrammdatei zum Beispiel 2 .....	28
5.3	Kreative Beispiellideen .....	28
6.	Anhang.....	29
6.1	Zahlensysteme .....	29
6.2	Übersicht I/O-Register .....	30
6.3	Anweisungen bzw. Direktiven.....	31

6.4	Befehlssatz des AVR AT90S8515.....	32
6.4.1	Arithmetische und logische Befehle .....	33
6.4.1.1	Arithmetische Befehle .....	33
6.4.1.2	Logische Befehle .....	36
6.4.2	Sprungbefehle .....	38
6.4.2.1	Bedingte Sprungbefehle.....	38
6.4.2.2	Vergleichsbefehle .....	46
6.4.2.3	Unbedingte Sprungbefehle .....	47
6.4.2.4	Unterprogrammaufrufe .....	47
6.4.3	Datentransferbefehle .....	49
6.4.4	Bitmanipulationsbefehle .....	51
6.4.4.1	Setzbefehle.....	51
6.4.4.2	Löschbefehle.....	54
6.4.4.3	Schiebebefehle .....	57
6.4.5	Sonstige Befehle .....	59
6.4.6	Alphabetisches Befehlsverzeichnis.....	60
7.	Quellenangaben .....	62

## ABBILDUNGSVERZEICHNIS

Abb. 1:	Verschiedene AVR- $\mu$ C von Atmel.....	1
Abb. 2:	Architektur des AVR- $\mu$ C AT90S8515 .....	6
Abb. 3:	Pin-Configuration des AT90S8515 (PDIP-Gehäuse).....	7
Abb. 4:	Statusregister (SREG).....	11
Abb. 5:	Timer/Counter0 – Control Register (TCCR0).....	14
Abb. 6:	Timer/Counter0 – Counter Register (TCNT0) .....	14
Abb. 7:	Timer/Counter – Interrupt Mask Register (TIMSK) .....	15
Abb. 8:	Timer/Counter – Interrupt Flag Register (TIFR).....	15
Abb. 9:	Anlegen eines Projektes im AVR-Studio .....	23
Abb. 10:	Auswahl der Debug-Plattform .....	23
Abb. 11:	Entwicklungsumgebung des AVR-Studios .....	23

## TABELLENVERZEICHNIS

Tabelle 1:	Übersicht Datenspeicheradressierung.....	9
Tabelle 2:	Universalregister des AVR .....	10
Tabelle 3:	Statusregister (SREG).....	11
Tabelle 4:	Timer/Counter0 – Control Register (TCCR0).....	14
Tabelle 5:	Timer/Counter – Interrupt Mask Register (TIMSK) .....	15
Tabelle 6:	Timer/Counter – Interrupt Flag Register (TIFR).....	15
Tabelle 7:	Übersicht I/O-Register .....	30

# 1. EINLEITUNG

Der Umfang dieser Lernunterlage beschränkt sich auf die Entwicklungsumgebung „**AVRStudio 4**“, den darin enthaltenen „**AVR Simulator**“ als *Debug-Plattform*, den „**AT90S8515**“ als *Device ( $\mu$ C)* und den „**AVR Assembler**“ als *Programmiersprache*. So zum besseren Verständnis Beispiele Verwendung finden, die nicht meiner eigenen Kreativität entspringen, verweise ich natürlich auf die Herkunft der verwendeten Quellcodes. Diese Lernunterlage erhebt keinen Anspruch auf vollständige Beschreibung des verwendeten **AVR**, sondern soll als Einstiegshilfe gedacht sein.

Da ich mich hier voll und ganz auf den technischen Inhalt dieser Arbeit konzentriert habe und einiges an Wissen aus meiner bisherigen Programmiererfahrung mit höheren Programmiersprachen hier verwendet habe, wurden von mir die bei wissenschaftlichen Arbeiten gültigen Zitierregeln nicht angewendet. Die von mir verwendeten Informationsquellen habe ich jedoch im Quellenverzeichnis zusammengestellt.

## 2. AVR-MICROCONTROLLER AT90S8515

### 2.1 ALLGEMEINES

#### Was ist ein Mikrocontroller ( $\mu$ C)?

Ein Mikrocontroller ist ein Mikrochip, der einen Mikroprozessor, Speicher, Digital- und Analog- Ein- und Ausgänge, etc. integriert hat, so dass eine Mikrocontroller-Anwendung oft mit wenigen anderen noch notwendigen Bauteilen auskommt.  $\mu$ C werden nach der Breite des internen Datenbusses unterschieden und brauchen zumeist eine extern eingespeiste Taktfrequenz zum Betrieb. Der hier behandelte **AVR AT90S8515** hat eine Datenbusbreite von 8-Bit und arbeitet mit einer Taktfrequenz von 4 MHz bzw. 8 MHz. Da die meisten Befehle nur einen Taktzyklus benötigen, kann dieser  $\mu$ C fast vier bzw. acht Millionen Befehle pro Sekunde verarbeiten.

#### Welcher $\mu$ C soll verwendet werden?

Die Anwendungsgebiete für einem  $\mu$ C sind vielfältig und reichen von einfachen Regelungen bis hin zu komplizierten Messwerterfassungssystemen. Im Normalfall wird sich die Auswahl des zu verwendenden  $\mu$ C an der Anwendung orientieren. Für den Anfänger sollen jedoch folgende Kriterien erfüllt sein:

- geringer Preis
- handliche Bauform (weniger Pins ergeben zumeist weniger Probleme)
- In-System-Programmierbarkeit (ISP), um den  $\mu$ C zur Programmierung nicht aus der Schaltung entfernen zu müssen
- möglichst kostenlose, einfach verständliche Programmiersoftware
- Simulationsmöglichkeit am Personal Computer (PC)

Der hier verwendete **AVR AT90S8515** erfüllt diese für den Anfänger notwendigen Kriterien. Die Programmiersprache Assembler ist maschinennahe und hilft, die grundlegende Funktionsweise des AVR- $\mu$ C leichter zu verstehen. Die Entwicklungs- und Simulationsumgebung „*AVR Studio 4*“ ermöglicht die Codierung (Programmerstellung) in AVR Assembler, die Simulation des erstellten Programms am Personal Computer und auch die Übertragung des in Maschinensprache übersetzten (compilierten, assemblierten) Programms zum  $\mu$ C.

Als Alternative zur Programmiersprache AVR Assembler gibt es auch einen kostenlosen C-Compiler (**AVR-GCC**), einen kostenlosen Pascal-Compiler (...) und einen kostenpflichtigen BASIC-Compiler (**BASCOM AVR**).

#### Wozu eine Simulation?

Die Zeit, welche zur Fehlersuche in einem Programm i.A. notwendig ist, kann die Codierzeit bei weitem übersteigen. Hier spart man sich mit einem Simulator, der ein Abbild des verwendeten  $\mu$ C enthält, sicher einiges an Zeit. Simulation ist vor allem dann sinnvoll, wenn die Abfolge dessen, was der  $\mu$ C im Hinblick auf die Anwendung machen soll, noch nicht ganz ausgereift ist (generate and test).

## 2.2 AVR-ARCHITEKTUR

Die AVR- $\mu$ C-Familie von Atmel weist eine **RISC**-Architektur (**R**educed **I**nstruction **S**et **C**omputer) auf. Im Gegensatz zu anderen  $\mu$ C, welche einen Bus für Daten und Befehle verwenden (von Neumann-Architektur), benutzen die AVRs für Daten und Befehle getrennte Busse und Speicher (Harvard-Architektur), wodurch verschiedene Busbreiten ermöglicht werden.<sup>2</sup>




Abb. 2: Architektur des AVR- $\mu$ C AT90S8515

### Eigenschaften des verwendeten AVR- $\mu$ C AT90S8515:

- 118 Befehle (benötigen zumeist nur einen Taktzyklus zur Abarbeitung)
- Taktfrequenz 4 MHz bzw. 8 MHz (extern eingespeist)
- 8-Bit breiter Datenbus
- 16-Bit breiter Bus für Befehle
- 32 Universalregister (General Purpose Register)
- Direkte, indirekte und relative Adressierung
- 2 Timer/Counter (8-Bit bzw. 16-Bit mit PWM) mit programmierbaren Vorteiler
- 8 kByte internes FLASH für Programme
- 512 Byte SRAM
- 512 Byte internes EEPROM
- 32 programmierbare Ein-/Ausgabe-Pins
- Programmierbarer serieller UART
- Serielle Master/Slave SPI Schnittstelle
- Integrierter Analog-Comparator
- Externe und interne Interruptabarbeitung
- Programmierbarer Watchdog-Timer mit einem am Chip integrierten Oszillator
- Programmierbare Sicherung gegen das Auslesen des Programmcodes

Da die meisten Befehle nur einen Taktzyklus benötigen (16-Bit-Befehle) erreicht der **AVR AT90S8515** mit 4 MHz nahezu 4 **MIPS** (**M**ega-**I**nstructions-**P**er-**S**econd) und jener mit 8 MHz nahezu 8 MIPS.

<sup>2</sup> Vgl. Volpe u.a., S. 12.

## 2.3 PIN-BELEGUNG

Den AVR AT90S8515 gibt es in den Gehäusevarianten TQFP für die SMD-Technik, PLCC zum Einsetzen in einen quadratischen IC-Sockel und die Dual-Inline-Package-Variante (PDIP).




Abb. 3: Pin-Configuration des AT90S8515 (PDIP-Gehäuse)

### Beschreibung:

<b>VCC</b>	Versorgungsspannung (2,7 .. 6,0V DC)
<b>GND</b>	Ground
<b>RESET</b>	Reset-Input. Ein LOW-Signal an diesem Pin, welches eine Dauer von mindestens von 50ns aufweist, generiert einen Reset des µC.
<b>XTAL1</b>	Anschluss des externen Oszillatorquarzes.
<b>XTAL2</b>	Anschluss des externen Oszillatorquarzes.
<b>ICP</b>	Input-Capture-Pin für Timer/Counter 1.
<b>OC1B</b>	Output-CompareB-Pin – PWM-Mode des Timer/Counter 1.
<b>ALE</b>	Adress-Latch-Enable – wird benötigt, wenn externer Speicher verwendet wird.

### PA7 – PA0, PB7 – PB0, PC7 – PC0, PD7 – PD0:

Der AVR AT90S8515 hat 32 programmierbare bidirektionale I/O-Linien, die in vier Ports (PA-PD) zu je acht Pins (0-7) zusammengefasst sind. Jede dieser I/O-Linien kann entweder als Eingangs- oder als Ausgangsleitung programmiert werden.

Be der Verwendung einer I/O-Linie als Ausgangsleitung kann diese mit 20mA bei einer Versorgungsspannung von 5V (10mA bei 3V) belastet werden, wenn an dieser Ausgangsleitung ein LOW-Pegel vorliegt. Liegt an dieser I/O-Linie als Ausgangsleitung ein HIGH-Pegel, so kann die I/O-Linie mit 3mA bei 5V (1,5mA bei 3V) belastet werden.

Die Belastung an den I/O-Linien der Ports B und D und des Pinx XTAL2 soll in Summe 100mA nicht übersteigen, jene an Port A und C, sowie an den Pins ALE und OC1B soll insgesamt 100mA ebenfalls nicht übersteigen. Dies bedeutet, dass die gesamte Belastung des AVR AT90S8515 200mA nicht übersteigen darf. Im Übrigen wird hier an das Original-Datenblatt der Firma Atmel verwiesen.

In der Praxis verwendet man „Low-current-LEDs“, welche bei 2mA schon sehr hell leuchten, um den schaltungstechnischen Aufbau möglichst gering zu halten.

Einige der Pins werden alternativ dazu auch für spezielle Funktionen verwendet, so kann der µC z.B. über PortA (AD7-AD0) und PortC (A15-A8) einen externen Speicher (SRAM) ansteuern.

Die Zweitbelegungen der Pins weisen auf die Verwendung durch spezielle Funktionen des AVR hin. Hier eine Übersicht:

<b>T0</b>	<b>(PB0)</b>	<b>Timer/Counter 0</b> – External Counter Input: Eingang für Zeitgeber/Zähler 0
<b>T1</b>	<b>(PB1)</b>	<b>Timer/Counter 1</b> – External Counter Input: Eingang für Zeitgeber/Zähler 1
<b>AIN0</b>	<b>(PB2)</b>	<b>AC (Analog Comparator)</b> – positive <b>Analog Input 0 (AC+)</b> : positiver analoger Eingang des Analog-Vergleichers
<b>AIN1</b>	<b>(PB3)</b>	<b>AC (Analog Comparator)</b> – negative <b>Analog Input 1 (AC-)</b> : negativer analoger Eingang des Analog-Vergleichers
<b><math>\overline{SS}</math></b>	<b>(PB4)</b>	<b>SPI (Serial Peripheral Interface)</b> – <b>Slave Select</b>
<b>MOSI</b>	<b>(PB5)</b>	<b>SPI (Serial Peripheral Interface)</b> – <b>Bus Master Out Slave In</b>
<b>MISO</b>	<b>(PB6)</b>	<b>SPI (Serial Peripheral Interface)</b> – <b>Bus Master In Slave Out</b>
<b>SCK</b>	<b>(PB7)</b>	<b>SPI (Serial Peripheral Interface)</b> – <b>Bus Serial Clock (Taktgeber)</b>
<b>RXD</b>	<b>(PD0)</b>	<b>UART (Universal Asynchronous Receiver and Transmitter)</b> : <b>Receive Data</b> – Eingang der asynchronen seriellen Schnittstelle zum Empfangen von Daten
<b>TXD</b>	<b>(PD1)</b>	<b>UART (Universal Asynchronous Receiver and Transmitter)</b> : <b>Transmit Data</b> – Ausgang der asynchronen seriellen Schnittstelle zum Senden von Daten
<b>INT0</b>	<b>(PD2)</b>	External <b>Interrupt 0</b> Input: Eingang für einen externen Interrupt
<b>INT1</b>	<b>(PD3)</b>	External <b>Interrupt 1</b> Input: Eingang für einen externen Interrupt
<b>OC1A</b>	<b>(PD5)</b>	<b>Output-CompareA-Pin</b> des Timer/Counter 1.
<b><math>\overline{WR}</math></b>	<b>(PD6)</b>	<b>Write Strobe</b> to external Memory
<b><math>\overline{RD}</math></b>	<b>(PD7)</b>	<b>Read Strobe</b> to external Memory

**AD7 – AD0 (PA7-PA0):**

Ausgang: Speicheradressenansteuerung (Lower-Byte: A7-A0) bei Verwendung eines externen Speichers (SRAM) gemultiplext mit Eingang/Ausgang: Daten (D7-D0) von und zur zuvor angesteuerten Speicherstelle im externen SRAM.

**A15 – A8 (PC7-PC0):**

Ausgang: Speicheradressenansteuerung (Higher-Byte: A15-A8) bei Verwendung eines externen Speichers (SRAM).



## 2.4 SPEICHER

### 2.4.1 PROGRAMMSPEICHER

Der Programmspeicher ist als Flash ausgeführt und 16-Bit breit. Flash-Speicher bieten den Vorteil, dass sie elektrisch programmierbar- und elektrisch wieder löschtbar sind. Die Programmierung dieses Programmspeichers kann parallel über die Anschlüsse des PortB (PB7-PB0) oder seriell über die SPI-Schnittstelle vorgenommen werden.

Die Adressierung dieses Programmspeichers erfolgt linear von der Adresse **\$000** bis zur Endadresse **\$FFF**. Es besteht die Möglichkeit, Daten bzw. Konstanten in eine Tabelle abzulegen, die sich im Programmspeicher befindet.

### 2.4.2 DATENSPEICHER (SRAM)

Der Datenspeicher des **AVR AT90S8515** hat eine Breite von 8-Bit und teilt sich in von Registern belegten Speicher, internen SRAM und optional externen SRAM. Der Adressraum des Datenspeichers beginnt bei der Adresse **\$0000** und endet bei der Adresse **\$FFFF**. An den Adressen **\$00 (\$0000)** bis **\$1F (\$001F)** sind die 32 Universalregister und an den Adressen **\$20 (\$0020)** bis **\$5F (\$005F)** die I/O-Register bzw. Speicherstellen in den Datenspeicher gespiegelt. Das interne SRAM, welches auch zur Aufnahme des Stacks (Stapels) dient, beginnt dann im Anschluss daran ab der Adresse **\$60 (\$0060)** und hat einen Umfang von 512 Bytes.

Universalregister	Datenspeicher	I/O-Register	Datenspeicher	Internes SRAM	Externes SRAM
R0	\$0000	\$00	\$0020	\$0060	\$0260
R1	\$0001	\$01	\$0021	\$0061	\$0261
R2	\$0002	\$02	\$0022	\$0062	\$0262
...	...	...	...	...	...
R29	\$001D	\$3D	\$005D	\$025D	\$FFFD
R30	\$001E	\$3E	\$005E	\$025E	\$FFFE
R31	\$001F	\$3F	\$005F	\$025F	\$FFFF

Tabelle 1: Übersicht Datenspeicheradressierung

An das interne SRAM kann optional ein externes SRAM anschließen, welches beim **AVR AT90S8515** ab der Adresse **\$0260** angesprochen wird. Die Gesamtgröße des externen SRAM ergibt sich aus der Differenz der maximal möglichen Adresse (**\$FFFF**) und der ersten adressierbaren Speicherstelle des externen SRAM.

### 2.4.3 EEPROM

Das interne EEPROM des **AVR AT90S8515** befindet sich in einem von Programm- und Datenspeicher getrennten Adressraum. Es kann über spezielle Register (**EEARL**, **EEDR** und **EECR**) des AVR angesprochen werden. Weitere Informationen dazu sind der technischen Beschreibung der Firma Atmel und diverser Fachliteratur zu entnehmen.

## 2.5 REGISTER

### 2.5.1 UNIVERSALREGISTER (GENERAL-PURPOSE-REGISTER)

Der **AVR AT90S8515** besitzt 32 Universalregister (General Purpose Register – R0 bis R31), im folgenden einfach als Register bezeichnet, die alle mit dem Herzstück des µC, der **ALU** (Arithmetic-Logical-Unit), verbunden sind. Alle registerorientierten Befehle des AVR haben dadurch einen direkten Zugriff auf diese Register und benötigen zur Abarbeitung zumeist nur einen einzigen Taktzyklus.

7	0	Adresse	
		R0	\$00
		R1	\$01
		R2	\$02
		...	...
		R13	\$0D
		R14	\$0E
		R15	\$0F
		R16	\$10
		R17	\$11
		...	...
		R26	\$1A X-Register LOW-Byte
		R27	\$1B X-Register HIGH-Byte
		R28	\$1C Y-Register LOW-Byte
		R29	\$1D Y-Register HIGH-Byte
		R30	\$1E Z-Register LOW-Byte
		R31	\$1F Z-Register HIGH-Byte

Tabelle 2: Universalregister des AVR

Diese Register können auch über den Adressraum des Datenspeichers angesprochen werden.

Zu beachten ist, dass alle Befehle, die als Argumente ein Register und einen unmittelbaren Wert haben (z.B. **SBCI**, **SUBI**, **CPI**, **ANDI**, **ORI**, **LDI**) nur auf die oberen Register (**R16 bis R31**) angewendet werden können.

Besondere Bedeutung haben die Register R26 bis R31. Das Registerpaar R26/R27 bildet das 16-Bit breite X-Register, R28/R29 das 16-Bit breite Y-Register und R30/R31 das 16-Bit breite Z-Register.

### 2.5.2 I/O-REGISTER

Alle Ports und Peripherie-Module sind im I/O-Adressraum **\$00 bis \$3F** abgelegt. Diese 64 I/O-Register können über die Befehle **IN** (Daten von einem Universalregister zu einem I/O-Register) und **OUT** (Daten von einem I/O-Register zu einem Universalregister) angesprochen werden. Will man die I/O-Register über die Adressierung im Datenspeicher ansprechen, so muss man zur jeweiligen I/O-Adresse den Wert **\$20** addieren.

Einzelne Bits der I/O-Register **\$00 bis \$1F** können über spezielle Befehle gesetzt (**SBI**) oder gelöscht (**CBI**) werden.

### 2.5.3 STATUSREGISTER

Eines der wichtigsten I/O-Register ist das Statusregister (SREG), welches Auskunft über den Status der **CPU** (Central Processing Unit) und der **ALU** (Arithmetical Logical Unit) gibt. Im Statusregister hat jedes Bit eine bestimmte Bedeutung und wird zumeist Flag genannt. Diese Bits werden von Vergleichs- und Rechenoperationen gesetzt und rückgesetzt und anschließend für Entscheidungen und Verzweigungen im Programm verwendet.

Wichtig ist, dass beim Aufruf einer Interrupt-Routine das Statusregister nicht automatisch gesichert wird und bei der Rückkehr aus der Interrupt-Routine nicht automatisch wiederhergestellt wird. Dies muss im Programm vom Programmschreiber selbst organisiert werden.




Abb. 4: Statusregister (SREG)

Bit	Flag	Bedeutung
7	I	Global Interrupt enable: Dieses Flag muss auf 1 gesetzt werden, wenn man mit Interrupts verwenden will. Die individuellen Einstellungen zu den einzelnen Interrupts geschieht in eigenen Kontrollregistern. Wird dieses Flag auf 0 gesetzt, werden Interrupts unabhängig von den Einstellungen in den diversen Kontrollregistern gesperrt.
6	T	Bit Copy Storage: Dieses Flag dient als Zwischenspeicher für diverse Bitoperationen wie z.B. die Bit-Copy-Befehle BLD und BST.
5	H	Half Carry Flag: Das Half-Carry-Flag wird auf 1 gesetzt, wenn gewisse arithmetische Befehle einen halben Übertrag zur Folge hatten.
4	S	Sign Flag: Das S-Flag wird bei arithmetischen oder logischen Befehlen verwendet, die das Zweierkomplement benötigen, und ist mit dem V-Flag in Zusammenhang. Diese beiden Flags sind nie gleichzeitig auf 0 oder gleichzeitig auf 1 (Exklusiv-Oder).
3	V	Two's complement overflow-Flag: Das V-Flag wird bei arithmetischen oder logischen Befehlen verwendet, die das Zweierkomplement benötigen, und ist mit dem S-Flag in Zusammenhang. Diese beiden Flags sind nie gleichzeitig auf 0 oder gleichzeitig auf 1 (Exklusiv-Oder).
2	N	Negative Flag: Das Negative-Flag wird auf 1 gesetzt, wenn das Ergebnis eines arithmetischen oder logischen Befehls negativ ist.
1	Z	Zero Flag: Das Zero-Flag wird auf 1 gesetzt, wenn das Ergebnis eines arithmetischen oder logischen Befehls Null ist oder ein Vergleich keinen Unterschied zwischen den verglichenen Werten ergab.
0	C	Carry Flag: Das Carry-Flag wird auf 1 gesetzt, wenn bei der Ausführung eines arithmetischen oder logischen Befehls ein Übertrag stattgefunden hat. Im gegenteiligen Fall wird das Carry-Flag auf 0 gesetzt.

Tabelle 3: Statusregister (SREG)

**Anmerkung zum I-Flag (Global Interrupt enable):**

Wird aufgrund des Auftretens eines Interrupts eine Interrupt-Routine (Interrupt-Unterprogramm) aufgerufen, so wird dieses Flag automatisch auf **0** gesetzt und damit andere Interrupts gesperrt. Beim Verlassen der Interrupt-Routine durch den Befehl **RETI** wird dieses Flag dann wieder auf **1** gesetzt und Interrupts wieder erlaubt. Während der Abarbeitung einer Interrupt-Routine sind also alle Interrupts unabhängig von den Einstellungen der verschiedenen Kontrollregister gesperrt. Interrupts können nur nacheinander abgearbeitet werden.

Die Verwendung der einzelnen Flags hängt immer von den benutzten Befehlen ab. Genauere Informationen zu den einzelnen Flags und ihrer Verwendung sind der jeweiligen Befehlsbeschreibung zu entnehmen.

## 2.5.4 PROGRAMMZÄHLER (PROGRAM COUNTER)

Der Programmzähler ist ein Zeiger, der auf jene Stelle im Programmtext hinweist, die gerade abgearbeitet wird. Diese Abarbeitung erfolgt in der Regel sequentiell, d.h. Zeile für Zeile bzw. Befehl für Befehl. Bei einem Sprungbefehl wird der Programmzähler mit der Programmadresse des Sprungzieles geladen.

Gelangt der Programmablauf an eine Stelle, an der eine Subroutine (Unterprogramm) aufgerufen wird, so wird der um eins inkrementierte Inhalt des Programmzählers automatisch am Stapel abgelegt und mit der Einsprungadresse des Unterprogramms geladen. Danach folgt nacheinander die Abarbeitung der einzelnen Befehle dieses Unterprogramms, wobei der Programmzähler dabei natürlich mitwandert. Ist das Unterprogramm abgearbeitet, so wird die zuvor am Stapel gesicherte Rücksprungstelle in den Programmzähler geladen und der Programmablauf dort fortgesetzt. Die Rücksprungstelle ist dabei jener Befehl, der im Programmtext dem Befehl des Unterprogrammaufrufes folgt. Dies ist auch der Beweggrund für die vorhin durchgeführte Inkrementierung.

Der Aufruf und die Abarbeitung einer Interrupt-Routine erfolgt prinzipiell gleich wie bei einer Subroutine, jedoch mit einem kleinen Unterschied. Da der Aufruf einer solchen Routine nicht aus dem Programmablauf geschieht, sondern wie der Name schon sagt, von einem Interrupt ausgelöst wird, kann dieser Aufruf an verschiedenen Stellen im Programm passieren. Es wird der gerade bearbeitete Befehl fertig ausgeführt und danach mit der Abarbeitung der Interrupt-Routine begonnen.

## 2.5.5 STAPEL (STACK)

Der Stapel bzw. Stack ist ein Speicher, in dem Daten und insbesondere die Rücksprungadresse beim Aufruf eines Unterprogramms oder einer Interrupt-Routine abgelegt werden. Die organisatorische Abwicklung des Speicherns von Daten auf den Stapel und das spätere Lesen der Daten ist am **LIFO**-Prinzip (**L**ast **i**n – **F**irst **o**ut) orientiert. Dies hat zur Folge, dass jene Daten, welche zuletzt auf den Stapel gelegt werden, als erstes wieder von diesem gelesen werden. Ein sogenannter Stapelzeiger (Stack-Pointer) zeigt dabei immer auf die „oberste“ Stelle im Stapel.

Bei der Verwendung von Unterprogrammen ist es notwendig, die Rücksprungadresse ins Hauptprogramm zu sichern. Der Unterprogrammaufruf **RCALL** kopiert den um eins erhöhten Inhalt des Programmzählers auf die oberste Ebene des Stapels und der Stapelzeiger zeigt fortan auf diese Ebene. Nach dem Rücksprung aus dem Unterprogramm wird der Programmzähler mit dem Inhalt (Programmzählerinhalt zum Zeitpunkt des Aufrufes des Unterprogramms plus 1) der obersten Ebene des Stapels geladen. Der Stapelzeiger wird wieder auf die vorhergehende Ebene des Stapels zurückgesetzt. Da der Inhalt des Programmzählers eine Breite von 16-Bit aufweist, werden also für den Fall eines Unterprogrammaufrufes zwei Bytes (Lower-Byte und Higher-Byte) am Stapel abgelegt und der Stapelzeiger um zwei Speicherstellen im 8-Bit breiten Datenspeicher verändert. Gleiches gilt sinngemäß auch für Interrupt-Routinen-Aufrufe.

Der Stapel befindet sich im 8-Bit breiten Datenspeicher und muss vor der Verwendung bzw. vor dem Aufruf von Unterprogrammen, am besten in einer Initialisierungssequenz am Beginn des Programms, bereitgestellt werden. Allgemein ist es üblich, den Stack vom obersten Rand des zur Verfügung stehenden Datenspeichers nach unten gerichtet einzurichten, jedoch kann im Prinzip jede beliebige freie Stelle im Datenspeicher (SRAM) außerhalb der Universal- und I/O-Register verwendet werden.

Der Stapel wächst also von einer höheren Adresse im Datenspeicher zu einer niedrigeren. Die beim Initialisieren des Stapels bzw. Einrichten des Stapelzeigers verwendeten I/O-Register sind SPL (Stack-Pointer-Low) für das Lower-Byte der Speicheradresse des Stapels und SPH für das Higher-Byte der Speicheradresse des Stapels.

Es sei hier erwähnt, dass der Inhalt des Statusregisters sowie der Universalregister beim Aufruf einer Interrupt-Routine nicht automatisch gesichert wird und bei der Rückkehr aus der Interrupt-Routine nicht automatisch wiederhergestellt wird. Dies muss im Programm vom Programmschreiber selbst organisiert werden. Mit dem Befehl PUSH kann ein Byte auf den Stapel gelegt werden und mit dem Befehl POP kann ein Byte wieder vom Stapel geholt werden. Der Stapelzeiger wird dabei nur um eins inkrementiert bzw. dekrementiert, da es sich nur um ein Byte handelt und nicht um zwei, wie dies beim Programmzähler der Fall ist.

### 2.5.6 RESET

Als Reset wird das Zurücksetzen des  $\mu$ C bzw. des in den  $\mu$ C geladenen Programms bezeichnet. Der Programmzähler wird beim Reset auf Null gesetzt und verweist damit auf die erste Speicherstelle des Programmspeichers, an der die Abarbeitung eines Programms begonnen wird. Sinnvollerweise muss der Programmcode an dieser Stelle beginnen, d.h. der erste Befehl im Programmcode an dieser Stelle stehen. Bei einem Reset werden die Register- und Port-Inhalte zurückgesetzt.

Es gibt mehrere Möglichkeiten einen Reset auszulösen:

- Anlegen der Betriebsspannung an den  $\mu$ C – Beim Start des  $\mu$ C wird über die Hardware ein Reset ausgelöst.
- Reset-Pin – Ein mindestens 50ns andauerndes Low-Signal am Reset-Pin generiert einen Reset des  $\mu$ C.
- Watchdog-Reset – Ist die zuvor programmierte Zeit der Überwachungsuhr (Watchdog-Timer) des  $\mu$ C erreicht, wird ein Reset generiert.
- direkter Sprungbefehl an den Beginn des Programmspeichers – die Register- und Port-Inhalte bleiben dabei erhalten bzw. werden nicht zurückgesetzt.

## 2.6 TIMER UND COUNTER

Der AVR AT90S8515 verfügt über einen 8-Bit Timer/Counter (Timer/Counter0) und einen 16-Bit Timer/Counter (Timer/Counter1), wobei jeder der beiden als Zeitgeber (Timer) oder als Zähler (Counter) verwendet werden kann. In dieser Lernunterlage wird die allgemeine Funktionsweise des Timer/Counter0 beschrieben. Weitere Informationen zum Timer/Counter1 möge man der technischen Beschreibung der Firma Atmel und diverser Fachliteratur entnehmen.

### 2.6.1 8-BIT TIMER/COUNTER0

Der 8-Bit Timer/Counter0 kann mit der Taktfrequenz (CK), der durch den Vorteiler (Prescaler) geteilten bzw. gedrosselten Taktfrequenz oder extern getaktet betrieben werden und es ist auch möglich, ihn wieder anzuhalten. Dies geschieht über das Timer/Counter0-Control-Register (TCCR0).




Abb. 5: Timer/Counter0 – Control Register (TCCR0)

Die Bits 7 bis 3 werden beim AVR AT90S8515 nicht verwendet und sind dem Wert 0 belegt. Die folgende Tabelle zeigt die möglichen Vorteilereinstellungen, die im TCCR0 vorgenommen werden können.

CS02	CS01	CS00	Beschreibung
0	0	0	Stop - der Timer/Counter0 wird angehalten
0	0	1	CK
0	1	0	CK/8
0	1	1	CK/64
1	0	0	CK/256
1	0	1	CK/1024
1	1	0	fallende Flanke an externem Pin T0
1	1	1	steigende Flanke an externem Pin T0

Tabelle 4: Timer/Counter0 – Control Register (TCCR0)

Wird der Timer/Counter0 mit einem externen Takt an T0 betrieben, so muss diese eine geringere Taktfrequenz aufweisen als die Taktfrequenz (CK) des AVR AT90S8515, da nur bei einer steigenden Taktflanke der internen Taktfrequenz (CK) das Signal an T0 abgetastet wird.




Abb. 6: Timer/Counter0 – Counter Register (TCNT0)

Der Zähler des Timer/Counter0 ist als Aufwärtszähler realisiert, der sowohl mit einem Wert beschrieben (vorbesetzt), als auch ausgelesen werden kann. Wird dieses Register beschrieben und der Zähler ist aktiv, so wird mit dem der Schreiboperation folgenden Taktzyklus mit dem Zählen fortgesetzt.

## 2.6.2 TIMER/COUNTER INTERRUPT MASK REGISTER (TIMSK)

Bit	7	6	5	4	3	2	1	0	
\$39 (\$59)	<b>TOIE1</b>	<b>OCIE1A</b>	<b>OCIE1B</b>	-	<b>TICIE1</b>	-	<b>TOIE0</b>	-	<b>TIMSK</b>
Read/Write	R/W	R/W	R/W	R	R/W	R	R/W	R	
Initial Value	0	0	0	0	0	0	0	0	

Abb. 7: Timer/Counter – Interrupt Mask Register (TIMSK)

Bit		Bedeutung
7	<b>TOIE1</b>	Timer/Counter1 Overflow Interrupt Enable
6	<b>OCE1A</b>	Timer/Counter1 Output CompareA Match Interrupt Enable
5	<b>OCE1B</b>	Timer/Counter1 Output CompareB Match Interrupt Enable
4	-	nicht verwendet
3	<b>TICIE1</b>	Timer/Counter1 Input Capture Interrupt Enable
2	-	nicht verwendet
1	<b>TOIE0</b>	Timer/Counter0 Overflow Interrupt Enable: Wenn dieses TOIE0-Bit und das I-Flag des Statusregisters gesetzt sind, dann ist ein Timer/Counter0 Overflow Interrupt möglich. Tritt beim Timer/Counter0 ein Überlauf auf (Sprung von \$FF auf \$00 im Zählregister TCNT0), so wird im Timer/Counter Interrupt Flag Register (TIFR) das Flag TOV0 gesetzt und der dazugehörige Interrupt aus der Interrupt-Vektor-Tabelle (\$007) ausgeführt.
0	-	nicht verwendet

Tabelle 5: Timer/Counter – Interrupt Mask Register (TIMSK)

## 2.6.3 TIMER/COUNTER INTERRUPT FLAG REGISTER (TIFR)

Bit	7	6	5	4	3	2	1	0	
\$38 (\$58)	<b>TOV1</b>	<b>OCF1A</b>	<b>OCIFB</b>	-	<b>ICF1</b>	-	<b>TOV0</b>	-	<b>TIFR</b>
Read/Write	R/W	R/W	R/W	R	R/W	R	R/W	R	
Initial Value	0	0	0	0	0	0	0	0	

Abb. 8: Timer/Counter – Interrupt Flag Register (TIFR)

Bit		Bedeutung
7	<b>TOV1</b>	Timer/Counter1 Overflow Flag
6	<b>OCE1A</b>	Timer/Counter1 Output Compare Flag 1A
5	<b>OCE1B</b>	Timer/Counter1 Output Compare Flag 1B
4	-	nicht verwendet
3	<b>TICIE1</b>	Timer Counter1 Input Capture Flag 1
2	-	nicht verwendet
1	<b>TOV0</b>	Timer/Counter0 Overflow Flag: Tritt beim Timer/Counter0 ein Überlauf auf (Sprung von \$FF auf \$00 im Zählregister TCNT0), so wird dieses Flag (TOV0) gesetzt. Dieses Flag wird gelöscht, wenn der zugehörige Interrupt ausgeführt wird. Der Timer/Counter0-Interrupt wird ausgeführt, wenn das I-Flag im SREG, das TOIE0-Bit im TCCR0 und dieses TOV0-Flag gesetzt sind.
0	-	nicht verwendet

Tabelle 6: Timer/Counter – Interrupt Flag Register (TIFR)

## 2.7 PERIPHERIE

### 2.7.1 I/O-PORTS

Der **AVR AT90S8515** verfügt über 32 programmierbare bidirektionale I/O-Linien, die in vier Ports (PortA – PortD) zu je acht Pins (0-7) zusammengefasst sind. Jede dieser I/O-Linien kann entweder als Eingangs- oder als Ausgangsleitung programmiert werden. Jeder dieser Pins kann bei Verwendung als Ausgangsleitung mit 20mA belastet werden, d.h. dass LED-Displays direkt angesteuert werden können.

Zur Definition, ob ein Port als **Eingang** oder als **Ausgang** verwendet wird, existiert zu jedem dieser Ports ein sogenanntes **Data-Direction-Register (DDRA – DDRD)**, welches die Richtung jedes einzelnen Port-Pins angibt.

Werden z.B. alle Bits in PortA auf **Ausgang** geschaltet (DDRA wird auf \$FF bzw. 0b11111111 gesetzt), können Daten über das I/O-Register **PORTA** ausgegeben werden und wirken damit an den zugehörigen Pins des PortA. *Ein gesetztes Bit in einem Port einen High-Pegel am zugehörigen Pin ergibt und umgekehrt.*

Wird ein oder mehrere Bits im PortA mit dem Data-Direction-Register auf **Eingang** geschaltet (DDRA wird auf \$00 bzw. 0b00000000 gesetzt), so kann der Zustand an den zugeordneten Pins über das I/O-Register **PINA** ausgelesen werden.

Die Stellenwertigkeit eines Bits im DDRA entspricht dabei immer der Stellenwertigkeit des jeweiligen Bits im I/O-Register PORTA, d.h. dass z.B. Bit 4 im DDRA dem Bit 4 im PORTA bzw. PINA zugeordnet ist. Zu beachten ist, dass die einzelnen Port-Pins alternative Funktionen haben können.

### 2.7.2 SYNCHRONE SERIELLE SCHNITTSTELLE (SPI)

Die **SPI-Schnittstelle (Serial Peripheral Interface)** dient zur schnellen synchronen Datenübertragung. Die Datenübertragung wird dabei über die Anschlüsse **MOSI (Master Out Slave In)**, **MISO (Master In Slave Out)**, **SCK (Serial Clock)** und zusätzlich noch über  $\overline{\text{SS}}$  (Slave Select) vorgenommen. Diese Anschlüsse sind Zweitbelegungen diverser Pins am PortB des  $\mu$ C.

Der Datentransfer von und zur SPI-Schnittstelle wird byteweise über die I/O-Register **SPDR (SPI Data Register)**, **SPSR (SPI Status Register)** und **SPCR (SPI Control Register)** bewerkstelligt. Weitere Informationen dazu sind der technischen Beschreibung der Firma Atmel und diverser Fachliteratur zu entnehmen.

### 2.7.3 ASYNCHRONE SERIELLE SCHNITTSTELLE (UART)

Zur asynchronen Datenübertragung besitzt der **AVR AT90S8515** einen **UART (Universal Asynchronous Receiver & Transmitter)**, welcher das byteweise Senden und Empfangen von Daten ermöglicht.

Um gleichzeitig senden und empfangen zu können, besitzt der UART einen Empfänger (Receiver) und einen Sender (Transmitter), welche unabhängig voneinander arbeiten können. Die Generierung der Baud-Rate (Übertragungsrate) geschieht durch den UART.



Der UART wird über vier spezielle Register im I/O-Adressraum gesteuert: **UDR** (UART I/O Data Register), **USR** (UART Status Register), **UCR** (UART Control Register) und das **UBRR** (UART Baud Rate Register). Weitere Informationen dazu sind der technischen Beschreibung der Firma Atmel zu entnehmen.

#### 2.7.4 ANALOG-KOMPARATOR

Der Analog-Komparator vergleicht die Spannungen, welche an den Eingängen AIN0 und AIN1 anliegen. Ist die Spannung am Eingang AIN0 größer als am Eingang AIN1, so wird der Analog-Komparator-Ausgang (**ACO** - Analog-Comparator-Output) auf 1 gesetzt.

Dieser Ausgang kann dazu benutzt werden, den Timer/Counter 1 zu triggern, oder um den Analog-Komparator-Interrupt auszulösen. Die Steuerung des Analog-Komparators geschieht über das I/O-Register **ACSR** (Analog-Comparator-Control-and-Status-Register). Weitere Informationen dazu sind der technischen Beschreibung der Firma Atmel und diverser Fachliteratur zu entnehmen.

#### 2.7.5 WATCHDOG-TIMER

Watchdog Timer (WDT) werden verwendet, um zu verhindern, dass sich  $\mu$ Cs „aufhängen“. Ist der WDT eingeschaltet, dies wird durch ein Bit im Watchdog Timer Control Register (WDTCR) gesteuert, löst dieser nach einer fest vorgegebenen Zeit im  $\mu$ C einen Reset aus und stellt so wieder einen definierten Zustand her. Mit einem Vorteiler kann Prescaler kann diese vorgegebene Zeit beeinflusst werden. Weitere Informationen zum Watchdog Timer kann man der technischen Beschreibung der Firma Atmel und diverser Fachliteratur entnehmen.

#### 2.7.6 INTERRUPT-HANDLING

Der **AVR AT90S8515** hat zwei 8-Bit breite Interrupt Mask Control Register, **GIMSK** (General Interrupt Mask Register) und **TIMSK** (Timer/Counter Interrupt Mask Register).

Tritt ein Interrupt auf, dann wird das I-Bit im Statusregister gelöscht und alle anderen Interrupts gesperrt. Dieses I-Bit wird wieder gesetzt, sobald der aufgetretene Interrupt abgearbeitet wurde und der Befehl **RETI** zur Rückkehr an die Stelle im Programm zum Zeitpunkt des Aufrufes ausgeführt wurde. Wird ein Interrupt-Flags gesetzt, dann bleibt es bis zur Abarbeitung oder Löschung durch das Programm erhalten. Treten mehrer Interrupts auf, werden sie nacheinander abgearbeitet. Da einem externen Interrupt kein Flag zugeordnet ist, bleibt dieser nur solange in Evidenz, solange jene Bedingung besteht, die zu seinem Auftreten geführt hat.

Die beiden Interrupt-Pins (**INT0** und **INT1**) am **AVR AT90S8515** können im General Interrupt Mask Register (**GIMSK**) freigegeben werden. Diverse Einstellungen dazu können im Mikrocontroller-Unit Control Register vorgenommen werden. Weitere Informationen zum Interrupt-Handling möge man der technischen Beschreibung der Firma Atmel und diverser Fachliteratur entnehmen.

### 3. AVR-ASSEMBLER

Die Programmiersprache Assembler entstand um 1950 als Möglichkeit, Maschinenbefehle sprachlich zu formulieren. Der Vorteil dieser Programmiersprache liegt in der hohen Abarbeitungsgeschwindigkeit. Es gibt verschiedene Assemblerdialekte, da praktisch jeder Prozessor bzw. jede Prozessorfamilie einen eigenen Befehlssatz hat. Im folgenden wird die von Atmel verwendete Programmiersprache AVR-Assembler beschrieben.

#### 3.1 PROGRAMMENTWICKLUNG

So wie in der Softwaretechnologie sollte man auch beim Lösen eines Problems mittels AVR- $\mu$ C sich strukturiert an die Aufgabenstellung herantasten. Dabei steht immer das zu lösende Problem am Beginn einer jeden Überlegung und ob man das Problem mit einem  $\mu$ C überhaupt lösen kann bzw. ob es andere Lösungsmöglichkeiten gibt. Dabei soll auch die Kostenfrage nicht außer Acht gelassen werden. Als Ergebnis dieser Phase der Problemanalyse und Spezifikation erhält man die Aufgabenstellung bzw. die Anforderung an die zur Verfügung stehende Hard- und Software ( $\mu$ C und Assemblerprogramm) und eventueller Testmöglichkeiten.

In der Detailplanung sollte man sich dann Gedanken machen, wie das Problem gemäß der Aufgabenstellung programmtechnisch gelöst wird. Dies beinhaltet quasi die Erstellung der Programmablaufes mit Eingaben, Ausgaben, Verzweigungen, Strukturierung in Unterprogramme für mehrmals benötigte Programmteile, Verwendung von speziellen Fähigkeiten des AVR- $\mu$ C, Interrupts, etc. „am Papier“. Das Ergebnis dieser Phase ist die Programmstruktur, die grafisch oder auch umgangssprachlich darstellbar ist. Dabei soll es gelingen, das zu erstellende Programm in kleine Teileinheiten zu zerlegen, die dann in sich leichter codiert (programmiert) werden können.

##### **Fragestellungen zur Detailplanung:**

<b><i>Kommentar:</i></b>	Welcher Sinn steckt hinter einem Befehl?
<b><i>Zuweisungen:</i></b>	Mit welchen (Variablen-)Werten soll ein Programm arbeiten?
<b><i>Verzweigung:</i></b>	Wie soll auf verschiedene Argumente verschieden reagiert werden?
<b><i>Schleifen:</i></b>	Wie oft soll etwas durchgeführt werden?
<b><i>Ein-/Ausgabe:</i></b>	Welche Daten sollen woher genommen werden und wohin sollen Ergebnisse geschrieben werden?
<b><i>Verarbeitung:</i></b>	Wohin sollen Zwischenergebnisse gespeichert werden?
<b><i>Unterprogramme:</i></b>	Welche Aktionen (Programmteile) werden sehr oft gebraucht?
<b><i>Interrupt-Routinen:</i></b>	Wie soll auf spezielle Ereignisse reagiert werden?

In der Phase der Programmierung werden dann die am Papier vorhandenen Teilprobleme nacheinander codiert (programmiert), wobei einerseits immer wieder Tests durchgeführt werden sollen, um sicherzugehen, dass das bisher erstellte Programm auch abforderungsgemäß arbeitet und andererseits laufend dokumentiert werden, was gerade bei der Assemblerprogrammierung immens wichtig ist. Ist das Programm fertig, so kann der damit programmierte AVR im Feld getestet werden.

##### **Warum überhaupt Überlegungen dieser Art?**

Je später man in einem Projekt auf einen Fehler gedanklicher oder programmtechnischer Natur stößt, desto zeit-, nerven- und auch kostenintensiver ist die Fehlersuche und Fehlerbehebung.

## 3.2 SPRACHKONSTRUKTE

Assemblerprogramme werden in normalen ASCII-Textdateien gespeichert. Diese Textdateien nennt man Programmtext, Quelltext oder auch Source-Code und haben die Dateierweiterung „*asm*“ (z.B. „*datei.asm*“). Um Assemblerprogrammtextdateien erstellen bzw. bearbeiten zu können ist ein Texteditor notwendig, der keinerlei spezielle Formatierungszeichen, wie dies z.B. in einem Winword-Dokument der Fall ist, speichert, sondern nur den reinen Programmtext. Die Länge einer Zeile des Programmtextes soll im AVR-Assembler 120 Zeichen nicht übersteigen. AVR-Studio von Atmel beinhaltet einen solchen Texteditor und bietet außerdem noch einen Simulator, mit dem erstellte Assemblerprogramme virtuell getestet werden können.

Die Programmiersprache AVR Assembler ist relativ einfach aufgebaut und besteht aus **Befehlen** (instructions), **Argumenten** (operands), **Anweisungen** (directives), **Sprungmarken** (labels) und **Kommentaren** (comments).

**Befehle:** Die Assemblerbefehle sind das Herz dieser Programmiersprache. Sie geben an, welche Aktion das Programm an der Stelle ihres Vorkommens tun soll (z.B. „*ADD r17, 0x1B*“). Oft werden diese Befehle „*Mnemonics*“ genannt.

**Argumente:** Befehle oder Anweisungen sind oft Argumente beigelegt. Argumente können Register, Konstanten, Sprungmarken oder ähnliches sein (z.B. „*ADD r17, 0x1B*“ oder „*INCLUDE „8515def.inc*““) oder „*RJMP sprungmarke*“).

**Anweisungen:** Sie weisen den Compiler (Übersetzer von Programmtext in ausführbaren Maschinencode) an, etwas auszuführen (z.B. „*INCLUDE „8515def.inc*““), beginnen mit einem Punkt und können beigelegte Argumente haben. In der Literatur werden Anweisungen auch Direktiven genannt.

**Sprungmarken:** Jede Zeile kann mit einer Sprungmarke, welche alphanumerisches Format (Buchstaben und Zahlen) haben muss und mit einem Doppelpunkt beendet wird, beginnen (z.B. „*sprungmarke:*“). Sprungmarken können vom Programmtext mit einem Sprungbefehl angesteuert werden (z.B. „*RJMP sprungmarke*“).

**Kommentartext:** Jeder Kommentartext beginnt mit einem Semikolon und endet mit dem Ende der Zeile (*EOL-End of Line*), in der er steht. Kommentartext (z.B. „*;*Kommentar**““) wird vom Compiler nicht in Maschinencode übersetzt, dient der Beschreibung des Programmtextes und erhöht damit dessen Lesbarkeit.

AVR Assembler ist nicht „*case-sensitive*“, d.h. die Elemente dieser Programmiersprache können klein oder groß geschrieben werden. Es ist jedoch für die Lesbarkeit eines Assembler-Programms von Vorteil, wenn innerhalb des Programmtextes (gilt auch für eingebundene Dateien) eine gewisse Einheitlichkeit gegeben ist, d.h. Befehle und Anweisungen großgeschrieben, Sprungmarken kleingeschrieben.

Eine Assemblerzeile kann folgende Formate haben:

[Sprungmarke:] Anweisung [Argumente] [Kommentar]

oder

[Sprungmarke:] Befehl [Argumente] [Kommentar]

oder

Kommentar

oder

[leere Zeile]

Elemente, die hier in eckigen Klammern dargestellt werden, sind optional, d.h. sie können aber sie müssen nicht angegeben werden. Ob einer Anweisung oder einem Befehl Argumente beige stellt werden müssen, ist der jeweiligen Befehls- bzw. Anweisungssyntax zu entnehmen.

Es gibt zwar kein fixes Programmtextlayout im Assembler, jedoch ist es aus Gründen der leichteren Lesbarkeit unerlässlich, innerhalb eines Programmtextes ein einheitliches, spaltenorientiertes Format einzuhalten. Dieses Format kann vom Programmhersteller frei gewählt werden.

1. Spalte: Sprungmarken
2. Spalte: Anweisungen oder Befehle (mit den dazugehörigen Operanden)
3. Spalte: Kommentartext

Beispiel:

```
.INCLUDE "8515def.inc"           ;Definitionsdatei einbinden

    LDI r16, 0xFF                ;0xFF ins Arbeitsregister r16 laden
    OUT DDRB, r16                ;Inhalt von r16 ins I/O-Register DDRB ausgeben

    LDI r16, 0b11111100          ;0b11111100 in r16 laden
    OUT PORTB, r16               ;r16 ins I/O-Register PORTB ausgeben

ende:    RJMP ende                ;Sprung zur Marke "ende" -> Endlosschleife
```

Der Kommentartext sollte aussagekräftig sein, d.h. mit möglichst wenigen Worten soll das Geschehen in der Zeile beschrieben werden. Man soll sich schon bei kleinen Programmen die Mühe machen, den Programmtext zu beschreiben, da mit zunehmender Länge eines unkommentierten Programmtextes die Lesbarkeit dessen immens sinkt. AVR Studio bietet den Vorteil, dass sowohl Befehle, als auch Kommentartext automatisch jeweils in einer anderen Farbe dargestellt werden als z.B. Sprungmarken oder Argumente (Syntax-Highlighting).

### 3.3 KONTROLLSTRUKTUREN

Strukturiertes Programmieren ist auch im Assembler möglich bzw. notwendig. In der Praxis hat ein AVR-Assemblerprogramm eine Vielfalt an Befehlen, die abgearbeitet werden. Diese Abarbeitung geschieht sequentiell, d.h. Befehl für Befehl bzw. Zeile für Zeile. Es kommt jedoch häufig vor, dass Programmteile mehrmals hintereinander ausgeführt werden müssen (Schleifen) oder im Programmtext auf Ereignisse unterschiedlich reagiert werden muss, d.h. an unterschiedliche Stellen im Programmtext verzweigt wird. Zu den Kontrollstrukturen eines Assemblerprogramms gehören auch Unterprogramme i.A. und Interrupt-Service Routinen im Speziellen.

#### 3.3.1 VERZWEIGUNGEN

Bezeichnend für Verzweigungen sind die Fragestellungen „*WENN ereignis DANN machwas*“ oder „*WENN ereignis DANN machwas SONST machwasanderes*“. Fast jeder Sprungbefehl ist ein Hinweis auf eine solche Fragestellung.

#### 3.3.2 SCHLEIFEN

Schleifen erkennt man, dass sie mit einer *Sprungmarke* beginnen und irgendwann in den darauffolgenden Befehlen ein Sprungbefehl erkennbar ist, der zu dieser Sprungmarke verzweigt. Eine Schleifenbedingung wäre die Fragestellung „*Durchlaufe die Schleife solange, bis ein gewisses Ereignis eintritt.*“. Schleifen ohne eine zugehörige Bedingung und ohne einen Befehl zum Verlassen der Schleife nennt man **Endlosschleifen**.

Wird in einer Schleife ein Zähler geführt, d.h. die Anzahl der Schleifendurchläufe gezählt und aufgrund dieser Anzahl die Schleifenbedingung gesetzt (z.B. bis der Zähler einen gewissen Wert erreicht hat), so spricht man von **Zählschleifen**. Wichtig ist bei Zählschleifen die Initialisierung des Zählers.

Schleifen können auch **verschachtelt** (ineinanderliegende Schleifen, wie z.B. eine äußere und eine innere Schleife) verwendet werden. Die Abfolge ist dabei:

- Schleifenbeginn der äußeren Schleife
- Schleifenbeginn der inneren Schleife
- Schleifenende der inneren Schleife
- Schleifenende der äußeren Schleife

Hält man diese Struktur bei verschachtelten Schleifen nicht ein, ist zumeist eine programmtechnische Fehlfunktion die Folge.

#### 3.3.3 UNTERPROGRAMME

Befehlsfolgen, die an mehreren Stellen im Programm benötigt werden, können in sogenannte Unterprogramme verpackt werden. Interrupt-Service-Routinen sind eine speziell verwendete Form von Unterprogrammen und weisen eine ähnliche Struktur auf. Unterprogramme werden oft in externe Programmtextdateien ausgelagert und diese Dateien dann in einem Programm eingebunden.

### 3.4 AUFBAU EINES ASSEMBLERPROGRAMMS

Am Beginn eines jeden Programmtextes sollen mittels Kommentartext folgende Informationen festgehalten werden: *Programmtitel (eventuell mit Versionsbezeichnung), Programmdateiname, Autor, Erstellungsdatum, eingebundene Dateien und eine kurze Funktionsbeschreibung*. Eventuell können auch Angaben zur Version der Programmiersprache und zur Entwicklungsumgebung gemacht werden.

```

;=====
;Titel:      Testprogramm Version 1.0
;Datei:      test.asm
;Autor:      Hans Hafner
;Datum:      10.2.2004
;Eingebunden: 8515def.inc
;Dies ist ein Testprogramm und soll eine Konstante am PORTB ausgeben.
;=====

```

Da der AVR Assembler mit allen µC der AVR-Familie funktioniert ist es wichtig, die Entwicklungsumgebung darüber zu informieren, für welchen AVR das betreffende Programm geschrieben wurde. Die Entwicklungsumgebung kennt die Daten der einzelnen µCs und prüft beim Übersetzen des Programmtextes in Maschinencode, ob Befehle etc. vorkommen, die vom verwendeten µC nicht unterstützt werden.

Dies geschieht für den **AVR AT90S8515** mit dem Einbinden der Datei „*8515def.inc*“. In dieser Definitionsdatei werden u.a. die einzelnen Registerbezeichnungen den Speicherstellen zugeordnet und der Entwicklungsumgebung mittels Anweisung (Direktive) „*DEVICE*“ der verwendete AVR-µC mitgeteilt.

Der übersetzte (compilierte, assemblierte) Programmtext liegt im Programmspeicher an der Adresse \$000 („*ORG \$000*“) und beginnt mit einem Sprung zu jenem Programmteil, in dem Initialisierungen vorgenommen werden. Nach diesem Sprungbefehl steht i.A. die Interrupt-Vektor-Tabelle, die als Einsprungpunkt für Interrupt-Service-Routinen zu auftretenden Interrupts dient.

In der Initialisierungsroutine können u.a. mittels der Anweisung „*EQU*“ Konstanten oder Variablen definiert werden. Konstanten sind Bezeichner mit einem vordefinierten Wert. Variablen sind entweder Bezeichner für Speicherstellen im Datenspeicher oder alternative, benutzerdefinierte Bezeichner für verwendete Register.

Beispiel:

```

.EQU    zahl = $0D           ;Dem Bezeichner zahl wird der konstante
                             ;hexadezimale Wert 0D zugewiesen.
.EQU    zeler = r16         ;Dem Universalregister r16 wird der Bezeichner
                             ;zeler zugeordnet.

        LDI zeler, zahl    ;Verwendung des alternativen Bezeichners zeler
                             ;für das Register r16 und der vordefinierten
                             ;Konstanten zahl

```

Danach erfolgt üblicherweise ein Sprung an den Beginn des Hauptprogramms. Zwischen dem Sprungbefehl zum Hauptprogramm und der Sprungmarke, die dabei angesprungen wird können auch noch Unterprogramme platziert werden. Das Hauptprogramm soll jedenfalls als Endlosschleife ausgeführt sein.

## 4. AVR-STUDIO

Im dem **AVR-Studio** kann man Assembler-Programmtexte editieren (schreiben), assemblieren bzw. compilieren (übersetzen im Maschinencode), übersetzte Programme am PC simulieren bzw. debuggen oder testen. Der Vorteil des **AVR-Studio** liegt in der Funktionalität als Entwicklungs- und Testumgebung.

### 4.1 ANLEGEN EINES NEUEN PROJEKTES

Beim Starten des **AVR-Studios** erscheint ein Fenster, in dem man entweder ein bereits bestehendes Projekt öffnen oder ein neues Projekt anlegen kann. Beim Anlegen eines neuen Projektes ist darauf zu achten, dass man die richtige **Debug-Plattform** auswählt.




Abb. 9: Anlegen eines Projektes im AVR-Studio




Abb. 10: Auswahl der Debug-Plattform

### 4.2 ENTWICKLUNGSUMGEBUNG

Die Entwicklungsumgebung des **AVR-Studio** ist prinzipiell wie andere Windowsprogramme aufgebaut und umfasst neben der Menüleiste und der Symbolleiste einen Programmtexteditor (**Source-Window**), den Arbeitsbereich (**Workspace**) und den Ausgabebereich (**Output-Space**).




Abb. 11: Entwicklungsumgebung des AVR-Studios

- **Source-Window:** In diesem Fenster ist der Editor untergebracht, mit dem man Programmtext erstellen und editieren kann. Natürlich funktionieren hier auch die Windows-Kopierfunktionen über die Zwischenablage des Betriebssystems, so dass man Programmtexte aus anderen Textdateien mit **Strg+C** bzw. **Strg+V** in dieses Fenster bringen kann. Man kann auch mehrere Programmtexte des gleichen Projekts gleichzeitig offen haben, wobei jeder in einem eigenen Source-Window angezeigt wird.
- **Workspace:** In diesem Bereich hat man mit dem I/O-Window eine Übersicht über alle Universalregister, Programmzähler, Stapelzeiger und alle I/O-Register des AVR. Dies ist beim Testen des Programmes von wesentlichem Vorteil. Es besteht auch die Möglichkeit, in diesem Bereich ein Register-Window einzurichten, in dem eigens nur die Inhalte der Universalregister gesammelt angezeigt werden.
- **Output-Bereich:** In diesem Fenster erscheinen Meldungen, wie z.B. Informationen zum Übersetzungsvorgang des Programmtextes in Maschinencode (Build), wie z.B. Syntaxfehler.

### 4.3 DEBUGGEN IM AVR-STUDIO

Über die Symbolleiste der Entwicklungsumgebung **AVR-Studio** können die für die Simulation eines Programm benötigten Funktionen komfortabel aufgerufen werden.



**BUILD (F7):** Der Programmtext wird mitsamt den eingebundenen Dateien in Maschinencode übersetzt und eine Objekt-Datei erzeugt. Eventuelle Syntaxfehler werden im Output-Bereich angegeben.



**START DEBUGGING:** Der Debug-bzw. Testvorgang wird gestartet und die Kontrollfunktionen aktiviert, die Objekt-Datei geladen und automatisch ein Reset ausgeführt.



**STOP DEBUGGING:** Der Debug- bzw. Testvorgang wird gestoppt.



**RESET (SHIFT+F5):** Befindet man sich im Debug-Vorgang, so wird mit dieser Funktion der Ablauf gestoppt und der Debug-Vorgang zurückgesetzt.



**RUN (F5):** Die Ausführung des übersetzten Programms wird gestartet und läuft bis zur Unterbrechung durch den Benutzer bzw. bis zu einem Haltepunkt (Breakpoint) im Programmtext, den der Benutzer setzen kann, wenn er an einer bestimmten Stelle im Programmablauf z.B. die Registerinhalte einsehen will.



**SINGLE STEP / TRACE INTO (F11):** Im Source-Window wird ein einzelner Programmschritt ausgeführt. Wird ein Unterprogramm oder eine Interrupt-Routine aufgerufen, so werden mit dieser Funktion auch die Befehlszeilen in diesem Unterprogramm bzw. in der Interrupt-Routine ausgeführt.





**STEP OVER:** Diese Funktion führt ein Unterprogramm bzw. eine Interrupt-Routine in einem Stück aus und gibt keinen Einblick in die einzelnen Schritte des aufgerufenen Unterprogramms bzw. der aufgerufenen Interrupt-Routine. Ein vom Benutzer gesetzter Haltepunkt wird jedoch berücksichtigt.



**AUTOSTEP:** Diese Funktion arbeitet i.A. wie die Funktion RUN, wobei jedoch die ausgeführten Schritte einzeln visualisiert werden.

Wird der Programmtext während der Testphase verändert, so wird man zu einem neuerlichen Übersetzen des Programmtextes in Maschinencode aufgefordert.

Eine nicht von der Hand zu weisende Unterstützung bietet die Hilfe-Funktion an, die mit der Funktionstaste F1 bzw. via Symbol oder Menüleiste aufgerufen werden kann.

## **4.4 EXTERNE OBJEKT-DATEIEN**

Das AVR-Studio bietet die Möglichkeit, extern in einer anderen Entwicklungsumgebung (C, BASIC, PASCAL) erstellte AVR-Objekt-Dateien zu testen, wobei diese über die Menüleiste aufgerufen werden können.

## 5. BEISPIELE

### 5.1 BEISPIEL 1 – SCHLEIFEN / UNTERPROGRAMME

```

;=====
;Beginn - loop8515.asm
;=====
;Titel:      Beispielprogramm 1 - Schleifen und Unterprogramme
;Datei:      loop8515.asm
;Autor:      BPA Graz
;Datum:      10.2.2004
;Eingebunden: 8515def.inc
;Dieses Programm soll einen je Schleifendurchlauf um eins erhöhten Zähler am PORTB
;ausgeben. In der Schleife soll auch noch eine Bremse (Warteschleife) eingebaut sein.
;=====
;Deklarationsteil
;=====
        .INCLUDE "8515def.inc"
        .ORG      $000
        RJMP     reset      ;Springe zum Initialisierungsteil
;=====
;Initialisierungsteil
;=====
        .CSEG
        .ORG      $20
reset:   LDI      r16, $80    ;Stapel vor Unterprogrammaufruf (RCALL)
        OUT      SPL, r16    ;initialisieren !!! Wert $80 frei gewählt

        LDI      r16, $00
        OUT      DDRD, r16   ;alle Bits in PORTD auf Eingang schalten ($00)

        LDI      r16, $FF
        OUT      DDRB, r16   ;alle Bits in PORTB auf Ausgabe schalten ($FF)

        LDI      r16, $FF
        OUT      PORTB, r16  ;PORTB mit $00 initialisieren (invertiert!!!)

        LDI      r17, $00    ;Zählregister mit $00 initialisieren
;=====
;Hauptprogramm Beginn
;=====
schleife:
        IN       r20, PIND   ;Eingang an PORTD abfragen
        ANDI     r20, $10    ;wurde Taste an PD4 betätigt?
        BRNE    noout       ;Wenn Ja, dann keine Ausgabe (noout) an PORTB

        INC     r17          ;Zählregisterinhalt um eins erhöhen

        MOV     r18, r17     ;Zählregisterinhalt muss zur Ausgabe invertiert
        COM    r18          ;werden, da z.B. beim Wert 0 im I/O-Register PORTB
        OUT    PORTB, r18   ;an den Pins PB0-PB7 der Wert 1 anliegen würde

noout:   RCALL    warte      ;Aufruf des Unterprogramms - Warteschleife
        RJMP    schleife    ;das Ganze immer wieder
;=====
;Hauptprogramm Ende
;=====
;Unterprogramm Beginn
;=====
warte:   ;Warteschleife als verschachtelte Schleife
        LDI     r18, $02     ;äußeren Schleifenzähler (r18) initialisieren auf $02
außen:   LDI     r19, $02     ;inneren Schleifenzähler (r19) initialisieren auf $02
innen:   DEC     r19         ;inneren Schleifenzähler um 1 verringern
        CPI     r19, 0       ;Vergleich - bis der Wert 0 erreicht ist zurück
        BRNE    innen       ;zum Anfang der inneren Schleife, sonst fertig
        DEC     r18         ;äußeren Schleifenzähler um 1 verringern
        CPI     r18, 0       ;Vergleich - bis der Wert 0 erreicht ist zurück
        BRNE    außen       ;zum Anfang der äußeren Schleife, sonst fertig
        RET     ;Rücksprung zur aufrufenden Stelle im Hauptprogramm
;=====
;Unterprogramm Ende
;=====
;Ende - loop8515.asm
;=====

```

## 5.2 BEISPIEL 2 – TIMER UND INTERRUPTS

```

;=====
;Beginn - irq8515.asm
;=====
;Titel:      Beispielprogramm 2 - Timer und Interrupts
;Datei:      irq8515.asm
;Autor:      BPA Graz
;Datum:      10.2.2004
;Eingebunden: 8515def.inc, UProgs.asm
;Dieses Programm soll einen durch einen Timer-Interrupt gesteuerten Sekunden-Zähler
;am PORTB ausgeben.
;=====
;Deklarationsteil
;=====
        .INCLUDE "8515def.inc"
        .ORG      $000
        RJMP     reset      ;Springe zum Initialisierungsteil
        RETI     ;INT0      +-----
        RETI     ;INT1      |
        RETI     ;T1CAP     | Interrupt-Vektor-Tabelle am Beginn des
        RETI     ;T1COMPA   | Programmspeichers bei der Verwendung
        RETI     ;T1COMPB   | von Interrupts zur Sicherheit mit RETI
        RETI     ;T1OVF     |
        RJMP     T0OVF     ;T0OVF - Interrupt-Vektor Einsprung ($007)
        RETI     ;SPI       |
        RETI     ;URX       | versehen, damit ein unabsichtlich
        RETI     ;UDRE     | verwendeter Interrupt ins Leere läuft.
        RETI     ;UTX       |
        RETI     ;ANCOMP   +-----
;=====
;Initialisierungsteil
;=====
        .CSEG
        .ORG      $20
reset:   LDI      r16, $80   ;Stapel vor Unterprogrammaufruf (RCALL)
        OUT      SPL, r16   ;initialisieren !!! Wert $80 frei gewählt
        RCALL   init       ;Initialisierungsunterprogramm
;=====
;Hauptprogramm - Beginn
;=====
loop:    CPI      r20, 1     ;abfragen, ob T0-Irq-Flag (r20) gesetzt?
        BRNE   weiter     ;wenn nicht gesetzt, dann weiter
        LDI      r20, 0     ;sonst Flag quittieren
        INC      r19        ;Hundertstel-Zähler (r19) um 1 hochzählen
        CPI      r19, 100   ;Sekunde erreicht? (nach 100/100sec)
        BRNE   weiter     ;wenn nicht erreicht, dann weiter
        LDI      r19, 0     ;sonst Hundertstel-Zähler (r19) auf 0 setzen und
        INC      r17        ;Sekundenzähler (r17) hochzählen und ausgeben
        MOV      r18, r17   ;Zählregisterinhalt muss zur Ausgabe invertiert
        COM      r18        ;werden, da z.B. beim Wert 0 im I/O-Register PORTB
        OUT      PORTB, r18 ;an den Pins PB0-PB7 der Wert 1 anliegen würde

weiter:  RJMP     loop      ;das Ganze immer wieder

        .INCLUDE "UProgs.asm"
;=====
;init- und ToVF-IRG-Routine in der Include-Datei
;=====
;Hauptprogramm - Ende
;=====
;Ende - irq8515.asm
;=====

```

## 5.2.1 UNTERPROGRAMMDATEI ZUM BEISPIEL 2

```

;=====
;Beginn - UProgs.asm
;=====
;Titel:      Unterprogrammsammlung zu Beispielprogramm 2 - Timer und Interrupts
;Datei:      UProgs.asm
;Autor:      BPA Graz
;Datum:      10.2.2004
;Eingebunden: -
;Dieses Programm soll einen durch einen Timer-Interrupt gesteuerten Sekunden-Zähler
;am PORTB ausgeben.
;=====
;Deklarationsteil
;=====
                .CSEG
;=====
;init - Unterprogramm - Beginn
;=====
init:          LDI        r16, $FF
                OUT        DDRB, r16    ;alle Bits in PORTB auf Ausgabe schalten ($FF)

                LDI        r16, $FF
                OUT        PORTB, r16   ;PORTB mit $00 initialisieren (invertiert!!!)

                LDI        r17, $00    ;Zählregister mit $00 initialisieren

                LDI        r16, $05
                OUT        TCCR0, r16   ;Vorteiler für T0 auf CK/1024 ($05) einstellen
                LDI        r16, $DC
                OUT        TCNT0, r16   ;Zeitähler (TCNT0) für 10ms-Overflow ($DC) vorladen

                IN         r16, TIMSK
                ORI        r16, $02
                OUT        TIMSK, r16  ;Interrupt für Timer0 erlauben und freigeben ($02)

                LDI        r19, 0      ;Hundertstel-Zähler auf 0 initialisieren
                LDI        r17, 0      ;Sekunden-Zähler auf 0 initialisieren

                SEI                    ;Global-Interrupt freigeben (I-Flag/Statusregister)

                RET                    ;Initialisierung fertig - Rücksprung
;=====
;init - Unterprogramm - Beginn
;=====
;T0OVF - Interrupt-Service-Routine - Beginn
;=====
T0OVF:        LDI        r16, $DC
                OUT        TCNT0, r16  ;Zeitähler (TCNT0) für 10ms-Overflow ($DC) vorladen
                LDI        r20, 1      ;T0-Irq-Flag setzen
                RETI                    ;Rückkehr zum Ort zum Zeitpunkt des Interrupteintritts

                .EXIT                    ;Ende des zu übersetzenden Programmtextes
;=====
;T0OVF - Interrupt-Service-Routine - Ende
;=====
;Ende - UProgs.asm
;=====

```

## 5.3 KREATIVE IDEEN


Der AVR AT90S8515 könnte für folgende Problemstellungen eine Lösung bringen:

- Richtungswechselndes Laufflicht mit 16 LEDs wie in der Serie Knight-Rider
- Timergesteuerte Flughafenbefehrerung mit 32 LEDs
- Schaltpult für LEGO-Motorenansteuerung
- Datenlogger

## 6. ANHANG

### 6.1 ZAHLENSYSTEME

Im Assembler werden zumeist Binärzahlen (z.B. „*0b11011010*“) oder der Einfachheit halber Hexadezimalzahlen (z.B. „*0xDA*“) verwendet. Hier ein Beispiel:



Aus dieser Grafik ist der Zusammenhang zwischen den verwendeten Zahlensystemen leicht erkennbar. Jedes Bit der Binärzahl steht z.B. für einen Pin an einem I/O-PORT eines AVR, wobei Bit 7 das höchstwertige Bit (MSB-most-significant-bit) und Bit 0 das niederwertigste Bit (LSB-least-significant-bit) ist. Die Bitzahlen 0 bis 7 stehen also für die Wertigkeit des Bits und entsprechen den jeweiligen Hochzahlen der Zweierpotenzen. Dies ist für das Umrechnen zwischen den Zahlensystemen wichtig.

Eine Stelle im Hexadezimalsystem steht für jeweils vier Bit. Die kleinste mit acht Bit darstellbare Binärzahl ist „*0b00000000*“, dies entspricht der Hexadezimalzahl „*0x00*“ bzw. „*\$00*“ und der Dezimalzahl „*0*“. Die größte mit acht Bit darstellbare Binärzahl ist „*0b11111111*“, dies entspricht der Hexadezimalzahl „*0xFF*“ bzw. „*\$FF*“ und der Dezimalzahl „*255*“. Weiterführende Angaben zu den Zahlensystemen können der facheinschlägigen Literatur (z.B. Friedrich: Tabellenbücher) entnommen werden.

## 6.2 ÜBERSICHT I/O-REGISTER

Die folgende Übersicht zu den I/O-Registern des AVR AT90S8515 ermöglicht eine Abgleich zwischen der I/O-Adresse eines I/O-Registers und dessen gespiegelte Adresse im Datenspeicher. I/O-Adressen, welche nicht in dieser Liste aufscheinen haben entweder keine Funktion oder sind für ein I/O-Register eines anderen AVR reserviert.

I/O-Adresse	Datenspeicher- adresse	I/O-Register	Funktion
\$08	\$28	ACSR	Analog Comparator Control and Status Register
\$09	\$29	UBRR	UART Baud Rate Register
\$0A	\$2A	UCR	UART Control Register
\$0B	\$2B	USR	UART Status Register
\$0C	\$2C	UDR	UART I/O Data Register
\$0D	\$2D	SPCR	SPI Control Register
\$0E	\$2E	SPSR	SPI Status Register
\$0F	\$2F	SPDR	SPI I/O Data Register
\$10	\$30	PIND	Input Pins, Port D
\$11	\$31	DDRD	Data Direction Register, Port D
\$12	\$32	PORTD	Data Register, Port D
\$13	\$33	PINC	Input Pins, Port C
\$14	\$34	DDRC	Data Direction Register, Port C
\$15	\$35	PORTC	Data Register, Port C
\$16	\$36	PINB	Input Pins, Port B
\$17	\$37	DDRB	Data Direction Register, Port B
\$18	\$38	PORTB	Data Register, Port B
\$19	\$39	PINA	Input Pins, Port A
\$1A	\$3A	DDRA	Data Direction Register, Port A
\$1B	\$3B	PORTA	Data Register, Port A
\$1C	\$3C	EECR	EEPROM Control Register
\$1D	\$3D	EEDR	EEPROM Data Register
\$1E	\$3E	EEARL	EEPROM Address Register Low Byte
\$1F	\$3E	EEARH	EEPROM Address Register High Byte (AT90S8515)
\$21	\$41	WDTCR	Watchdog Timer Control Register
\$24	\$44	ICR1L	T/C 1 Input Capture Register Low Byte
\$25	\$45	ICR1H	T/C 1 Input Capture Register High Byte
\$28	\$48	OCR1BL	Timer/Counter1 Output Compare Register B Low Byte
\$29	\$49	OCR1BH	Timer/Counter1 Output Compare Register B High Byte
\$2A	\$4A	OCR1AL	Timer/Counter1 Output Compare Register A Low Byte
\$2B	\$4B	OCR1AH	Timer/Counter1 Output Compare Register A High Byte
\$2C	\$4C	TCNT1L	Timer/Counter1 (16-Bit) Low Byte
\$2D	\$4D	TCNT1H	Timer/Counter1 (16-Bit) High Byte
\$2E	\$4E	TCCR1B	Timer/Counter1 Control Register B
\$2F	\$4F	TCCR1A	Timer/Counter1 Control Register A
\$32	\$52	TCNT0	Timer/Counter0 (8-Bit)
\$33	\$53	TCCR0	Timer/Counter0 Control Register
\$35	\$55	MCUCR	MCU general Control Register
\$38	\$58	TIFR	Timer/Counter Interrupt Flag register
\$39	\$59	TIMSK	Timer/Counter Interrupt Mask register
\$3A	\$5A	GIFR	General Interrupt Flag Register
\$3B	\$5B	GIMSK	General Interrupt Mask register
\$3D	\$5D	SPL	Stack Pointer Low
\$3E	\$5E	SPH	Stack Pointer High
\$3F	\$5F	SREG	Status Register

Tabelle 7: Übersicht I/O-Register

### 6.3 ANWEISUNGEN BZW. DIREKTIVEN

Was der Assembler ausführen soll, oder was bei der Ausführung zu beachten ist, wird ihm in Anweisungen (Direktiven) mitgeteilt. Die folgende Kurzübersicht mit den wichtigsten Anweisungen soll einen kleinen Einblick gewähren.

Syntax:	<b>.CSEG</b>	Beispiel:	<b>.CSEG</b>
---------	--------------	-----------	--------------

Diese Anweisung definiert den Start eines Codesegmentes. Ein Codesegment ist ein Speicherbereich, in dem Programmcode (Maschinencode) gespeichert wird. Ein Assembler-Programmtext kann mehrere Codesegmente beinhalten, die aber beim Übersetzen in Maschinencode in einem einzigen Codesegment zusammengeschlossen werden, welches sich dann im Programmspeicher befindet. Diese Anweisung hat keine Argumente beigestellt.

Syntax:	<b>.DEF Bezeichner = Register</b>	Beispiel:	<b>.DEF zeler = r16</b>
---------	-----------------------------------	-----------	-------------------------

Diese Anweisung weist einem Register einem Namen (Bezeichner) zu, unter dem es im Assembler-Programmtext angesprochen werden kann. Einem Register können mehrere Bezeichner zugeordnet werden. Ein mit dieser Anweisung definierter Bezeichner kann im Programmtext undefiniert werden, d.h. z.B. auf ein anderes Register verweisen.

Syntax:	<b>.DSEG</b>	Beispiel:	<b>.DSEG</b>
---------	--------------	-----------	--------------

Diese Anweisung definiert den Start eines Datensegmentes. Ein Datensegment ist ein Speicherbereich, in dem mittels Anweisungen z.B. Variablen definiert werden können. Ein Assembler-Programmtext kann mehrere Datensegmente beinhalten, die aber beim Übersetzen in Maschinencode in einem einzigen Datensegment zusammengeschlossen werden, welches sich dann im Datenspeicher befindet. Diese Anweisung hat keine Argumente beigestellt.

Syntax:	<b>.EQU Bezeichner = Wert</b>	Beispiel:	<b>.EQU maxanzahl = 68</b>
---------	-------------------------------	-----------	----------------------------

Diese Anweisung weist einem konkreten Wert einem Namen (Bezeichner) zu, unter dem es im Assembler-Programmtext angesprochen werden kann. Ein mit dieser Anweisung definierter Bezeichner kann im Programmtext nicht verändert werden.

Syntax:	<b>.EXIT</b>	Beispiel:	<b>.EXIT</b>
---------	--------------	-----------	--------------

Diese Anweisung weist darauf hin, die Übersetzung des Programmtextes an dieser Stelle zu stoppen und nicht bis zum Ende der Datei zu übersetzen.

Syntax:	<b>.INCLUDE „dateiname“</b>	Beispiel:	<b>.INCLUDE „8515DEF.INC“</b>
---------	-----------------------------	-----------	-------------------------------

Diese Anweisung weist darauf hin, die angeführte Datei an der angegebenen Stelle einzubinden. Eine mittels dieser Anweisung eingebundene Datei kann diese Anweisung ebenfalls enthalten.

Syntax:	<b>.ORG expression</b>	Beispiel:	<b>.ORG \$20</b>
---------	------------------------	-----------	------------------

Diese Anweisung setzt den Beginn eines zuvor angegebenen Segmentes fest. In einem Codesegment bezieht sich diese Anweisung auf den Programmspeicher und setzt den PC (Programmzähler) an diese Stelle. In einem Datensegment kann damit dieses in den internen SRAM gelegt werden.

Syntax:	<b>.SET Bezeichner = Wert</b>	Beispiel:	<b>.SET maxanzahl = 68</b>
---------	-------------------------------	-----------	----------------------------

Diese Anweisung weist einem konkreten Wert einen Namen (Bezeichner) zu, der später im Programmtext verändert werden kann.

## 6.4 BEFEHLSSATZ DES AVR AT90S8515

Die Befehle des AVR AT908515 lassen sich im Groben in die Teilbereiche „*arithmetische und logische Befehle*“, „*Sprungbefehle*“, „*Datentransferbefehle*“ und „*Bitmanipulations- und -inspektionsbefehle*“ unterteilen.

Um die auf den folgenden Seiten Befehlsbeschreibungen leichter lesbar und verstehbar zu machen ist es notwendig, gewisse Konventionen bei den Bezeichnungen einzuhalten.

### Bezeichnungen:

<b>Rd</b>	Ziel- und Quellregister (Universalregister)
<b>Rr</b>	Quellregister (Universalregister)
<b>Port</b>	I/O-Adresse (I/O-Register)
<b>addr</b>	konstante Adresse für Programmzähler
<b>maske</b>	Maske für Bitmanipulation
<b>←</b>	Zuweisung
<b>K63</b>	konstanter Wert ( <b>0</b> bis <b>63</b> , <b>\$00</b> bis <b>\$3F</b> , <b>0b000000</b> bis <b>0b111111</b> )
<b>K255</b>	konstanter Wert ( <b>0</b> bis <b>255</b> , <b>\$00</b> bis <b>\$FF</b> , <b>0b00000000</b> bis <b>0b11111111</b> )
<b>K65535</b>	konstanter Wert ( <b>0</b> bis <b>65535</b> , <b>\$0000</b> bis <b>\$FFFF</b> )
<b>bit</b>	bit in einem Register ( <b>0</b> bis <b>7</b> )
<b>Rd(7)</b>	<b>Bit 7</b> des Registers <b>Rd</b>
<b>k</b>	konstante Adresse
<b>PC</b>	Programmzähler, Program-Counter
<b>SP</b>	Stapelzeiger, Stack-Pointer

### Logische Verknüpfungen:

<b>.AND.</b>	logische <b>UND</b> -Verknüpfung
<b>.OR.</b>	logische <b>ODER</b> -Verknüpfung ( <i>inklusive ODER</i> )
<b>.XOR.</b>	logische <b>XODER</b> -Verknüpfung ( <i>exklusive ODER</i> )

### Flags im Statusregister (SREG):

<b>C</b>	Carry-Flag
<b>Z</b>	Zero-Flag
<b>N</b>	Negativ-Flag
<b>V</b>	Zweierkomplement-Overflow-Indikator
<b>S</b>	Signed-Flag (für vorzeichenbehaftete Vergleiche)
<b>H</b>	Half-Carry-Flag
<b>T</b>	Transfer-Bit
<b>I</b>	Global-Interrupt-Enable/Disable-Flag

Eine bei einem „*beeinflussten*“ Flag (Bit) des Statusregisters in Klammer gesetzte **0** zeigt an, dass das betreffende Flag durch den jeweiligen Befehl **gelöscht** wird, eine in Klammer gesetzte **1** zeigt an, dass das betreffende Flag durch den Befehl **gesetzt** wird.



## 6.4.1 ARITHMETISCHE UND LOGISCHE BEFEHLE

### 6.4.1.1 ARITHMETISCHE BEFEHLE

#### ADC – ADDIERE REGISTER MIT CARRY-FLAG

Syntax: <b>ADC Rd, Rr</b>		Funktion: <b><math>Rd \leftarrow Rd + Rr + C</math></b>	
Beschreibung: Der Inhalt des Registers <b>Rr</b> und das C-Flag (Carry-Flag) des Statusregisters werden zum Inhalt des Registers <b>Rd</b> addiert. Das Ergebnis der Addition steht im Register <b>Rd</b> . Der Inhalt des Registers <b>Rr</b> bleibt unverändert. (zulässig für <b>Rd, Rr: r0 bis r31</b> )			
beeinflusste Flags: <b>HSVNZC</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz: <b>250 ns</b>
		Befehlszeit:	bei 8 MHz: <b>125 ns</b>

#### ADD – ADDIERE REGISTER OHNE CARRY-FLAG

Syntax: <b>ADD Rd, Rr</b>		Funktion: <b><math>Rd \leftarrow Rd + Rr</math></b>	
Beschreibung: Der Inhalt des Registers <b>Rr</b> wird zum Inhalt des Registers <b>Rd</b> addiert. Das Ergebnis der Addition steht im Register <b>Rd</b> . Der Inhalt des Registers <b>Rr</b> bleibt unverändert. (zulässig für <b>Rd, Rr: r0 bis r31</b> )			
beeinflusste Flags: <b>HSVNZC</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz: <b>250 ns</b>
		Befehlszeit:	bei 8 MHz: <b>125 ns</b>

#### ADIW – ADDIERE WERT ZUM REGISTERPAAR

Syntax: <b>ADIW Rd+1:Rd, K63</b>		Funktion: <b><math>Rd+1:Rd \leftarrow Rd+1:Rd + K63</math></b>	
Beschreibung: Der Wert <b>K63</b> wird zum Inhalt des Registerpaares <b>Rd+1:Rd</b> addiert. Dabei gibt <b>Rd</b> das untere der beiden Register an. (zulässig für <b>Rd: r24, r26, r28 und r30</b> )(zulässig für <b>K63: 0 bis 63</b> )			
beeinflusste Flags: <b>SVNZC</b>	Taktzyklen: <b>2</b>	<b>AVR</b>	bei 4 MHz: <b>500 ns</b>
		Befehlszeit:	bei 8 MHz: <b>250 ns</b>

#### SBC – SUBTRAHIERE REGISTER MIT CARRY-FLAG

Syntax: <b>SBC Rd, Rr</b>		Funktion: <b><math>Rd \leftarrow Rd - Rr - C</math></b>	
Beschreibung: Der Inhalt des Registers <b>Rr</b> und das C-Flag (Carry-Flag) aus dem Statusregister werden vom Inhalt des Registers <b>Rd</b> subtrahiert. Das Ergebnis der Subtraktion steht im Register <b>Rd</b> . Der Inhalt des Registers <b>Rr</b> wird dabei nicht verändert. (zulässig für <b>Rd, Rr: r0 bis r31</b> )			
beeinflusste Flags: <b>HSVNZC</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz: <b>250 ns</b>
		Befehlszeit:	bei 8 MHz: <b>125 ns</b>

**SBCI – SUBTRAHIERE WERT UND CARRY-FLAG VON REGISTER**

Syntax: <b>SBCI Rd, K255</b>		Funktion: <b><math>Rd \leftarrow Rd - K255 - C</math></b>		
Beschreibung: Der unmittelbare Wert <b>K255</b> und das C-Flag (Carry-Flag) aus dem Statusregister werden vom Inhalt des Registers <b>Rd</b> subtrahiert. Das Ergebnis der Subtraktion steht im Register <b>Rd</b> . (zulässig für <b>Rd: r16 bis r31</b> ) (zulässig für <b>K255: 0 bis 255 bzw. \$00 bis \$FF</b> )				
beeinflusste Flags: <b>H S V N Z C</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**SUB – SUBTRAHIERE REGISTER OHNE CARRY-FLAG**

Syntax: <b>SUB Rd, Rr</b>		Funktion: <b><math>Rd \leftarrow Rd - Rr</math></b>		
Beschreibung: Der Inhalt des Registers <b>Rr</b> wird vom Inhalt des Registers <b>Rd</b> subtrahiert. Das Ergebnis der Subtraktion steht im Register <b>Rd</b> . Der Inhalt des Registers <b>Rr</b> bleibt unverändert. (zulässig für <b>Rd, Rr: r0 bis r31</b> )				
beeinflusste Flags: <b>H S V N Z C</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**SUBI – SUBTRAHIERE WERT VOM REGISTER**

Syntax: <b>SUBI Rd, K255</b>		Funktion: <b><math>Rd \leftarrow Rd - K255</math></b>		
Beschreibung: Der unmittelbare Wert <b>K255</b> wird vom Inhalt des Registers <b>Rd</b> subtrahiert. Das Ergebnis der Subtraktion steht im Register <b>Rd</b> . (zulässig für <b>Rd: r16 bis r31</b> )(zulässig für <b>K255: 0 bis 255 bzw. \$00 bis \$FF</b> )				
beeinflusste Flags: <b>H S V N Z C</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**SBIW – SUBTRAHIERE WERT VOM REGISTERPAAR**

Syntax: <b>SBIW Rd+1:Rd, K63</b>		Funktion: <b><math>Rd+1:Rd \leftarrow Rd+1:Rd + K63</math></b>		
Beschreibung: Der unmittelbare Wert <b>K63</b> wird vom Inhalt des Registerpaares <b>Rd+1:Rd</b> subtrahiert, wobei <b>Rd</b> das untere der beiden Register angibt. (zulässig für <b>Rd: r24, r26, r28 und r30</b> )(zulässig für <b>K63: 0 bis 63</b> )				
beeinflusste Flags: <b>S V N Z C</b>	Taktzyklen: <b>2</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>500 ns</b>	<b>250 ns</b>

**DEC – DEKREMENT EINES REGISTERINHALTS**

Syntax: <b>DEC Rd</b>		Funktion: <b><math>Rd \leftarrow Rd - 1</math></b>		
Beschreibung: Der Inhalt des Registers <b>Rd</b> wird um <b>1</b> dekrementiert (vermindert). Das Ergebnis steht im Register <b>Rd</b> . Das <b>C</b> -Flag (Carry-Flag) des Statusregisters wird dabei nicht beeinflusst, so dass der Befehl in Schleifen für arithmetische Berechnungen benutzt werden kann. Dieser Befehl arbeitet bei vorzeichenlosen Werten nur mit den bedingten Sprungbefehlen <b>BREQ</b> und <b>BRNE</b> konsistent zusammen. Werden hingegen Werte in Zweierkomplement-Darstellung verwendet, stehen alle bedingten Sprungbefehle für vorzeichenbehaftete Werte zur Verfügung. (zulässig für <b>Rd</b> : <b>r0 bis r31</b> )				
beeinflusste Flags: <b>S V N Z</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**INC – INKREMENT EINES REGISTERINHALTES**

Syntax: <b>INC Rd</b>		Funktion: <b><math>Rd \leftarrow Rd + 1</math></b>		
Beschreibung: Der Inhalt des Registers <b>Rd</b> wird um <b>1</b> inkrementiert (erhöht). Das Ergebnis steht im Register <b>Rd</b> . Das <b>C</b> -Flag (Carry-Flag) des Statusregisters wird dabei nicht beeinflusst, so dass der Befehl in Schleifen für arithmetische Berechnungen benutzt werden kann. Dieser Befehl arbeitet bei vorzeichenlosen Werten nur mit den bedingten Sprungbefehlen <b>BREQ</b> und <b>BRNE</b> konsistent zusammen. Werden hingegen Werte in Zweierkomplement-Darstellung verwendet, stehen alle bedingten Sprungbefehle für vorzeichenbehaftete Werte zur Verfügung. (zulässig für <b>Rd</b> : <b>r0 bis r31</b> )				
beeinflusste Flags: <b>S V N Z</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**NEG – ZWEIERKOMPLEMENT**

Syntax: <b>NEG Rd</b>		Funktion: <b><math>Rd \leftarrow \\$00 - Rd</math></b>		
Beschreibung: Es wird das Zweierkomplement des Inhalts des Registers <b>Rd</b> gebildet. Dabei wird vom Wert <b>\$00</b> der Inhalt des Registers abgezogen. (zulässig für <b>Rd</b> : <b>r0 bis r31</b> )				
beeinflusste Flags: <b>H S V N Z</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**TST – TESTE, OB REGISTER NULL ODER NEGATIV**

Syntax: <b>TST Rd</b>		Funktion: <b><math>Rd \leftarrow Rd .AND. Rd</math></b>		
Beschreibung: Dieser Befehl überprüft, ob der Inhalt des Registers <b>Rd</b> null oder negativ ist. Zu diesem Zweck wird der Inhalt dieses Register mit sich selbst <b>UND</b> -verknüpft. (zulässig für <b>Rd</b> : <b>r0 bis r31</b> )				
beeinflusste Flags: <b>H S V N Z</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

### 6.4.1.2 LOGISCHE BEFEHLE

#### AND – LOGISCHES UND ZWEIER REGISTER

Syntax: <b>AND Rd, Rr</b>		Funktion: <b>Rd ← Rd .AND. Rr</b>		
Beschreibung: Der Inhalt des Registers <b>Rr</b> wird mit dem Inhalt des Registers <b>Rd</b> logisch <b>UND</b> -verknüpft. Das Ergebnis der Verknüpfung steht im Register <b>Rd</b> . Der Inhalt des Registers <b>Rr</b> bleibt unverändert. (zulässig für <b>Rd, Rr: r0 bis r31</b> )				
beeinflusste Flags: <b>S V(0) N Z</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

#### ANDI – LOGISCHES UND REGISTER MIT WERT

Syntax: <b>ANDI Rd, K255</b>		Funktion: <b>Rd ← Rd .AND. K255</b>		
Beschreibung: Der unmittelbare Wert <b>K255</b> wird mit dem Inhalt des Registers <b>Rd</b> logisch <b>UND</b> -verknüpft. Das Ergebnis der Verknüpfung steht im Register <b>Rd</b> . (zulässig für <b>Rd: r16 bis r31</b> )(zulässig für <b>K255: 0 bis 255 bzw. \$00 bis \$FF</b> )				
beeinflusste Flags: <b>S V(0) N Z</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

#### OR – LOGISCHES ODER ZWEIER REGISTER

Syntax: <b>OR Rd, Rr</b>		Funktion: <b>Rd ← Rd .OR. Rr</b>		
Beschreibung: Der Inhalt des Registers <b>Rr</b> wird mit dem Inhalt des Registers <b>Rd</b> logisch <b>ODER</b> -verknüpft. Das Ergebnis der Verknüpfung steht im Register <b>Rd</b> . Der Inhalt des Registers <b>Rr</b> bleibt unverändert. (zulässig für <b>Rd, Rr: r0 bis r31</b> )				
beeinflusste Flags: <b>S V(0) N Z</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

#### ORI – LOGISCHES ODER REGISTER MIT WERT

Syntax: <b>ORI Rd, K255</b>		Funktion: <b>Rd ← Rd .OR. K255</b>		
Beschreibung: Der unmittelbare Wert <b>K255</b> wird mit dem Inhalt des Registers <b>Rd</b> logisch <b>ODER</b> -verknüpft. Das Ergebnis der Verknüpfung steht im Register <b>Rd</b> . (zulässig für <b>Rd: r16 bis r31</b> )(zulässig für <b>K255: 0 bis 255 bzw. \$00 bis \$FF</b> )				
beeinflusste Flags: <b>S V(0) N Z</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**EOR – EXKLUSIVES ODER ZWEIER REGISTER**

Syntax: <b>EOR Rd, Rr</b>		Funktion: <b>Rd ← Rd .XOR. Rr</b>		
Beschreibung: Der Inhalt des Registers <b>Rr</b> wird mit dem Inhalt des Registers <b>Rd</b> logisch <b>XODER</b> -verknüpft. Das Ergebnis der Verknüpfung steht im Register <b>Rd</b> . Der Inhalt des Registers <b>Rr</b> bleibt unverändert. (zulässig für <b>Rd, Rr: r0 bis r31</b> )				
beeinflusste Flags: <b>S V(0) N Z</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**COM – EINSEKOMPLEMENT EINES REGISTERS**

Syntax: <b>COM Rd</b>		Funktion: <b>Rd ← \$FF - Rd</b>		
Beschreibung: Das Einserkomplement aus dem Inhalt des Registers <b>Rd</b> wird gebildet. Dazu wird vom konstanten Wert <b>\$FF</b> der Inhalt des Registers <b>Rd</b> subtrahiert. Jene Bits im Register <b>Rd</b> , welche auf <b>1</b> sind, werden dabei auf <b>0</b> gesetzt und jene Bits im Register <b>Rd</b> , welche auf <b>0</b> sind, werden dabei auf <b>1</b> gesetzt. (zulässig für <b>Rd: r0 bis r31</b> )				
beeinflusste Flags: <b>S V(0) N Z C(1)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

## 6.4.2 SPRUNGBEFEHLE

### 6.4.2.1 BEDINGTE SPRUNGBEFEHLE

#### SBIC – SPRUNG, WENN BIT IN I/O-REGISTER GELÖSCHT

Syntax:		Funktion:		
<b>SBIC</b> <i>addr</i> , <b>bit</b>		<i>If I/O(bit) = 0 Then PC ← PC + 2(3) Else PC ← PC + 1</i>		
Beschreibung:				
Der nächste Befehl im Programmspeicher wird übersprungen, wenn das Bit <b>bit</b> im I/O-Register <b>addr</b> gelöscht ist. Ist dies nicht der Fall, dann wird die Programmausführung mit dem nächsten Befehl fortgesetzt. Im Falle des Überspringens eines Einwortbefehles wird der <b>PC</b> (Programmzähler) um <b>2</b> erhöht und im Falle des Überspringens eines Zweiwortbefehles um <b>3</b> .				
<i>(zulässig für bit: 0 bis 7)(zulässig für addr: 0 bis 31 bzw. \$00 bis \$1F)</i>				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>keine</b>	<b>1(2/3)</b>	Befehlszeit:	<b>250(500/750) ns</b>	<b>125(250/375) ns</b>

#### SBIS – SPRUNG, WENN BIT IN I/O-REGISTER GESETZT

Syntax:		Funktion:		
<b>SBIS</b> <i>addr</i> , <b>bit</b>		<i>If I/O(bit) = 1 Then PC ← PC + 2(3) Else PC ← PC + 1</i>		
Beschreibung:				
Der nächste Befehl im Programmspeicher wird übersprungen, wenn das Bit <b>bit</b> im I/O-Register <b>addr</b> gesetzt ist. Ist dies nicht der Fall, dann wird die Programmausführung mit dem nächsten Befehl fortgesetzt. Im Falle des Überspringens eines Einwortbefehles wird der <b>PC</b> (Programmzähler) um <b>2</b> erhöht und im Falle des Überspringens eines Zweiwortbefehles um <b>3</b> .				
<i>(zulässig für bit: 0 bis 7)(zulässig für addr: 0 bis 31 bzw. \$00 bis \$1F)</i>				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>keine</b>	<b>1(2/3)</b>	Befehlszeit:	<b>250(500/750) ns</b>	<b>125(250/375) ns</b>

#### SBRC – SPRUNG, WENN BIT IN REGISTER GELÖSCHT

Syntax:		Funktion:		
<b>SBRC</b> <i>Rr</i> , <b>bit</b>		<i>If Rr(bit) = 0 Then PC ← PC + 2(3) Else PC ← PC + 1</i>		
Beschreibung:				
Der nächste Befehl im Programmspeicher wird übersprungen, wenn das Bit <b>bit</b> im Register <b>Rr</b> gelöscht ist. Ist dies nicht der Fall, dann wird die Programmausführung mit dem nächsten Befehl fortgesetzt. Im Falle des Überspringens eines Einwortbefehles wird der <b>PC</b> (Programmzähler) um <b>2</b> erhöht und im Falle des Überspringens eines Zweiwortbefehles um <b>3</b> .				
<i>(zulässig für bit: 0 bis 7)(zulässig für Rr: r0 bis r31)</i>				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>keine</b>	<b>1(2/3)</b>	Befehlszeit:	<b>250(500/750) ns</b>	<b>125(250/375) ns</b>

**SBRS – SPRUNG, WENN BIT IN REGISTER GESETZT**

Syntax: <b>SBIS Rr, bit</b>	Funktion: <b><i>If Rr(bit) = 1 Then PC ← PC + 2(3) Else PC ← PC + 1</i></b>		
Beschreibung: Der nächste Befehl im Programmspeicher wird übersprungen, wenn das Bit <b>bit</b> im Register <b>Rr</b> gesetzt ist. Ist dies nicht der Fall, dann wird die Programmausführung mit dem nächsten Befehl fortgesetzt. Im Falle des Überspringens eines Einwortbefehles wird der <b>PC</b> (Programmzähler) um <b>2</b> erhöht und im Falle des Überspringens eines Zweiwortbefehles um <b>3</b> . (zulässig für <b>bit</b> : 0 bis 7)(zulässig für <b>Rr</b> : 0 bis 31)			
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1(2/3)</b>	<b>AVR</b>	bei 4 MHz: <b>250(500/750) ns</b>
		Befehlszeit:	bei 8 MHz: <b>125(250/375) ns</b>

**BRBC – SPRUNG, WENN STATUSREGISTER-BIT GELÖSCHT**

Syntax: <b>BRBC bit, k</b>	Funktion: <b><i>If SREG(bit)=0 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das mit <b>bit</b> angegebene Bit im Statusregister gelöscht ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Mit dem Wert <b>bit</b> lässt sich jedes Bit im Statusregister adressieren. Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64 bis +63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein.			
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1 (2)</b>	<b>AVR</b>	bei 4 MHz: <b>250 ns (500ns)</b>
		Befehlszeit:	bei 8 MHz: <b>125 ns (250ns)</b>

**BRBS – SPRUNG, WENN STATUSREGISTER-BIT GESETZT**

Syntax: <b>BRBS bit, k</b>	Funktion: <b><i>If SREG(bit)=0 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das mit <b>bit</b> angegebene Bit im Statusregister gesetzt ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Mit dem Wert <b>bit</b> lässt sich jedes Bit im Statusregister adressieren. Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64 bis +63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein.			
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1 (2)</b>	<b>AVR</b>	bei 4 MHz: <b>250 ns (500ns)</b>
		Befehlszeit:	bei 8 MHz: <b>125 ns (250ns)</b>

**BRCC – SPRUNG, WENN CARRY-FLAG GELÖSCHT**

Syntax: <b>BRCC k</b>		Funktion: <b><i>If C = 0 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>C</b> -Flag (Carry-Flag) im Statusregister gelöscht ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64</b> bis <b>+63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „ <b>BRBC 0, k</b> “)				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1 (2)</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns (500ns)</b>	<b>125 ns (250ns)</b>

**BRCS – SPRUNG, WENN CARRY-FLAG GESETZT**

Syntax: <b>BRCS k</b>		Funktion: <b><i>If C = 1 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>C</b> -Flag (Carry-Flag) im Statusregister gesetzt ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64</b> bis <b>+63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „ <b>BRBS 0, k</b> “)				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1 (2)</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns (500ns)</b>	<b>125 ns (250ns)</b>

**BREQ – SPRUNG, WENN ZERO-FLAG GESETZT**

Syntax: <b>BREQ k</b>		Funktion: <b><i>If Z = 1 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>Z</b> -Flag (Zero-Flag) im Statusregister gesetzt ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Steht dieser Befehl unmittelbar nach dem Befehl „ <b>CP Rd, Rr</b> “, „ <b>CPI Rd, K255</b> “, „ <b>SUB Rd, Rr</b> “ oder „ <b>SUBI Rd, K255</b> “, wird der Sprung nur dann ausgeführt, wenn die Werte (mit oder ohne Vorzeichen) in den Registern <b>Rd</b> und <b>Rr</b> bzw. <b>K255</b> gleich sind. Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64</b> bis <b>+63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „ <b>BRBS 1, k</b> “)				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1 (2)</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns (500ns)</b>	<b>125 ns (250ns)</b>



**BRGE – SPRUNG, WENN GRÖßER ODER GLEICH (vorzeichenbehaftet)**

Syntax: <b>BRGE k</b>		Funktion: <b><math>If S = 0 Then PC \leftarrow PC + k + 1 Else PC \leftarrow PC + 1</math></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>S</b> -Flag (Signed-Flag) im Statusregister gelöscht ist ( <b><math>PC \leftarrow PC + k + 1</math></b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b><math>PC \leftarrow PC + 1</math></b> ). Steht dieser Befehl unmittelbar nach dem Befehl „ <b>CP Rd, Rr</b> “, „ <b>CPI Rd, K255</b> “, „ <b>SUB Rd, Rr</b> “ oder „ <b>SUBI Rd, K255</b> “, wird der Sprung nur dann ausgeführt, wenn der vorzeichenbehaftete Wert im Register <b>Rd</b> größer oder gleich dem vorzeichenbehafteten Wert im Register <b>Rr</b> bzw. dem vorzeichenbehafteten Wert <b>K255</b> ist. Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64</b> bis <b>+63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „ <b>BRBC 4, k</b> “)(zulässig für <b>K255: 0 bis 255</b> bzw. <b>\$00 bis \$FF</b> )				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>keine</b>	<b>1 (2)</b>	Befehlszeit:	<b>250 ns (500ns)</b>	<b>125 ns (250ns)</b>

**BRHC – SPRUNG, WENN HALF-CARRY-FLAG GELÖSCHT**

Syntax: <b>BRHC k</b>		Funktion: <b><math>If H = 0 Then PC \leftarrow PC + k + 1 Else PC \leftarrow PC + 1</math></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>H</b> -Flag (Half-Carry-Flag) im Statusregister gelöscht ist ( <b><math>PC \leftarrow PC + k + 1</math></b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b><math>PC \leftarrow PC + 1</math></b> ). Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64</b> bis <b>+63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „ <b>BRBC 5, k</b> “)				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>keine</b>	<b>1 (2)</b>	Befehlszeit:	<b>250 ns (500ns)</b>	<b>125 ns (250ns)</b>

**BRHS – SPRUNG, WENN HALF-CARRY-FLAG GESETZT**

Syntax: <b>BRHS k</b>		Funktion: <b><math>If H = 1 Then PC \leftarrow PC + k + 1 Else PC \leftarrow PC + 1</math></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>H</b> -Flag (Half-Carry-Flag) im Statusregister gesetzt ist ( <b><math>PC \leftarrow PC + k + 1</math></b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b><math>PC \leftarrow PC + 1</math></b> ). Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64</b> bis <b>+63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „ <b>BRBS 5, k</b> “)				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>keine</b>	<b>1 (2)</b>	Befehlszeit:	<b>250 ns (500ns)</b>	<b>125 ns (250ns)</b>

**BRID – SPRUNG, WENN INTERRUPT-FLAG GELÖSCHT**

Syntax: <b>BRID k</b>	Funktion: <b><i>If I = 0 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>I</b> -Flag (Global-Interrupt-Enable-Flag) im Statusregister gelöscht ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64</b> bis <b>+63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „ <b>BRBC 7, k</b> “)			
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1 (2)</b>	<b>AVR</b>	bei 4 MHz: <b>250 ns (500ns)</b>
		Befehlszeit:	bei 8 MHz: <b>125 ns (250ns)</b>

**BRIE – SPRUNG, WENN INTERRUPT-FLAG GESETZT**

Syntax: <b>BRIE k</b>	Funktion: <b><i>If I = 1 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>I</b> -Flag (Global-Interrupt-Enable-Flag) im Statusregister gesetzt ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64</b> bis <b>+63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „ <b>BRBS 7, k</b> “)			
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1 (2)</b>	<b>AVR</b>	bei 4 MHz: <b>250 ns (500ns)</b>
		Befehlszeit:	bei 8 MHz: <b>125 ns (250ns)</b>

**BRLO – SPRUNG, WENN KLEINER (VORZEICHENLOS)**

Syntax: <b>BRLO k</b>	Funktion: <b><i>If C = 1 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>C</b> -Flag (Carry-Flag) im Statusregister gesetzt ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Steht dieser Befehl unmittelbar nach dem Befehl „ <b>CP Rd, Rr</b> “, „ <b>CPI Rd, K255</b> “, „ <b>SUB Rd, Rr</b> “ oder „ <b>SUBI Rd, K255</b> “, wird der Sprung nur dann ausgeführt, wenn der vorzeichenlose Wert im Register <b>Rd</b> niedriger als der vorzeichenlose Wert im Register <b>Rr</b> bzw. vorzeichenlose Wert <b>K255</b> ist. Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64</b> bis <b>+63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „ <b>BRBS 0, k</b> “) (zulässig für <b>K255: 0 bis 255</b> bzw. <b>\$00 bis \$FF</b> )			
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1 (2)</b>	<b>AVR</b>	bei 4 MHz: <b>250 ns (500ns)</b>
		Befehlszeit:	bei 8 MHz: <b>125 ns (250ns)</b>

**BRLT – SPRUNG, WENN KLEINER (VORZEICHENBEHAFTET)**

Syntax: <b>BRLT k</b>		Funktion: <b><i>If S = 1 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>S</b> -Flag (Signed-Flag) im Statusregister gesetzt ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Steht dieser Befehl unmittelbar nach dem Befehl „ <b>CP Rd, Rr</b> “, „ <b>CPI Rd, K255</b> “, „ <b>SUB Rd, Rr</b> “ oder „ <b>SUBI Rd, K255</b> “, wird der Sprung nur dann ausgeführt, wenn der vorzeichenbehaftete Wert im Register <b>Rd</b> kleiner als der vorzeichenbehaftete Wert im Register <b>Rr</b> bzw. vorzeichenbehaftete Wert <b>K255</b> ist. Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64 bis +63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „ <b>BRBS 4, k</b> “) (zulässig für <b>K255: 0 bis 255 bzw. \$00 bis \$FF</b> )				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>keine</b>	<b>1 (2)</b>	Befehlszeit:	<b>250 ns (500ns)</b>	<b>125 ns (250ns)</b>

**BRMI – SPRUNG, WENN NEGATIV**

Syntax: <b>BRMI k</b>		Funktion: <b><i>If N = 1 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>N</b> -Flag (Negative-Flag) im Statusregister gesetzt ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64 bis +63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „ <b>BRBS 2, k</b> “)				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>keine</b>	<b>1 (2)</b>	Befehlszeit:	<b>250 ns (500ns)</b>	<b>125 ns (250ns)</b>

**BRNE – SPRUNG, WENN UNGLEICH**

Syntax: <b>BRNE k</b>		Funktion: <b><i>If Z = 0 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>Z</b> -Flag (Zero-Flag) im Statusregister gelöscht ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Steht dieser Befehl unmittelbar nach dem Befehl „ <b>CP Rd, Rr</b> “, „ <b>CPI Rd, K255</b> “, „ <b>SUB Rd, Rr</b> “ oder „ <b>SUBI Rd, K255</b> “, wird der Sprung nur dann ausgeführt, wenn die Werte (mit oder ohne Vorzeichen) in den Registern <b>Rd</b> und <b>Rr</b> bzw. <b>K255</b> nicht gleich sind. Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64 bis +63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „ <b>BRBC 1, k</b> “) (zulässig für <b>K255: 0 bis 255 bzw. \$00 bis \$FF</b> )				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>keine</b>	<b>1 (2)</b>	Befehlszeit:	<b>250 ns (500ns)</b>	<b>125 ns (250ns)</b>

**BRPL – SPRUNG, WENN POSITIV**

Syntax: <b>BRPL k</b>	Funktion: <b><i>If N = 0 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>N</b> -Flag (Negative-Flag) im Statusregister gelöscht ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64</b> bis <b>+63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „ <b>BRBC 2, k</b> “)			
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1 (2)</b>	<b>AVR</b>	bei 4 MHz: <b>250 ns (500ns)</b>
		Befehlszeit:	bei 8 MHz: <b>125 ns (250ns)</b>

**BRSH – SPRUNG, WENN GLEICH ODER HÖHER (VORZEICHENLOS)**

Syntax: <b>BRSH k</b>	Funktion: <b><i>If C = 0 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>C</b> -Flag (Carry-Flag) im Statusregister gelöscht ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Steht dieser Befehl unmittelbar nach dem Befehl „ <b>CP Rd, Rr</b> “, „ <b>CPI Rd, K255</b> “, „ <b>SUB Rd, Rr</b> “ oder „ <b>SUBI Rd, K255</b> “, wird der Sprung nur dann ausgeführt, wenn der vorzeichenlose Wert im Register <b>Rd</b> gleich oder höher als der vorzeichenlose Wert im Register <b>Rr</b> bzw. vorzeichenlose Wert <b>K255</b> ist. Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64</b> bis <b>+63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „ <b>BRBC 0, k</b> “ (zulässig für <b>K255: 0 bis 255</b> bzw. <b>\$00 bis \$FF</b> ))			
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1 (2)</b>	<b>AVR</b>	bei 4 MHz: <b>250 ns (500ns)</b>
		Befehlszeit:	bei 8 MHz: <b>125 ns (250ns)</b>

**BRTC – SPRUNG, WENN T-FLAG GELÖSCHT**

Syntax: <b>BRTC k</b>	Funktion: <b><i>If T = 0 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>		
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>T</b> -Flag (Transfer-Flag) im Statusregister gelöscht ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64</b> bis <b>+63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „ <b>BRBC 6, k</b> “)			
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1 (2)</b>	<b>AVR</b>	bei 4 MHz: <b>250 ns (500ns)</b>
		Befehlszeit:	bei 8 MHz: <b>125 ns (250ns)</b>

**BRTS – SPRUNG, WENN T-FLAG GESETZT**

Syntax: <b>BRTS k</b>	Funktion: <b><i>If T = 1 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>			
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>T</b> -Flag (Transfer-Flag) im Statusregister gesetzt ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64</b> bis <b>+63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „BRBS 6, k“)				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1 (2)</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns (500ns)</b>	<b>125 ns (250ns)</b>

**BRVC – SPRUNG, WENN OVERFLOW-FLAG GELÖSCHT**

Syntax: <b>BRVC k</b>	Funktion: <b><i>If V = 0 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>			
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>V</b> -Flag (Zweierkomplement-Overflow-Flag) im Statusregister gelöscht ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64</b> bis <b>+63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „BRBC 3, k“)				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1 (2)</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns (500ns)</b>	<b>125 ns (250ns)</b>

**BRVS – SPRUNG, WENN OVERFLOW-FLAG GESETZT**

Syntax: <b>BRVS k</b>	Funktion: <b><i>If V = 1 Then PC ← PC + k + 1 Else PC ← PC + 1</i></b>			
Beschreibung: Dieser bedingte relative Sprung um den Wert <b>k</b> wird ausgeführt, wenn das <b>V</b> -Flag (Zweierkomplement-Overflow-Flag) im Statusregister gesetzt ist ( <b>PC ← PC + k + 1</b> ). Ist dies nicht der Fall, wird mit jener Befehlszeile fortgefahren, die nach diesem Sprungbefehl steht ( <b>PC ← PC + 1</b> ). Der Wert <b>k</b> wird als Zweierkomplement interpretiert, so dass relative Sprünge im Bereich <b>-64</b> bis <b>+63</b> zum <b>PC</b> (Programmzähler) ausgeführt werden können. Der Wert <b>k</b> kann auch eine Sprungmarke sein. (äquivalent zu „BRBS 3, k“)				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1 (2)</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns (500ns)</b>	<b>125 ns (250ns)</b>

### 6.4.2.2 VERGLEICHSBEFEHLE

#### CP – VERGLEICH ZWEIER REGISTER

Syntax: <b>CP Rd, Rr</b>		Funktion: <b>Rd – Rr</b>		
Beschreibung: Die Inhalte der Register <b>Rd</b> und <b>Rr</b> werden miteinander verglichen, ohne dabei die Inhalte zu verändern. Nach diesem Befehl können alle bedingten Verzweigungsbefehle (Sprungbefehle) folgen. (zulässig für <b>Rd, Rr: r0 bis r31</b> )				
beeinflusste Flags: <b>H S V N Z C</b>	Taktzyklen: <b>1 (2)</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns (500ns)</b>	<b>125 ns (250ns)</b>

#### CPC – VERGLEICH ZWEIER REGISTER INKL. CARRY-FLAG

Syntax: <b>CPC Rd, Rr</b>		Funktion: <b>Rd – Rr – C</b>		
Beschreibung: Die Inhalte der Register <b>Rd</b> und <b>Rr</b> werden miteinander verglichen, wobei auch das <b>C-Flag</b> (Carry-Flag) des Statusregisters miteinbezogen wird. Keines der verwendeten Register wird verändert. Nach diesem Befehl können alle bedingten Verzweigungsbefehle (Sprungbefehle) folgen. (zulässig für <b>Rd, Rr: r0 bis r31</b> )				
beeinflusste Flags: <b>H S V N Z C</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

#### CPI – VERGLEICH REGISTER MIT WERT

Syntax: <b>CPI Rd, K255</b>		Funktion: <b>Rd – K255</b>		
Beschreibung: Der Inhalt des Register <b>Rd</b> wird mit dem Wert <b>K255</b> verglichen. wobei der Inhalt des Registers erhalten bleibt. Nach diesem Befehl können alle bedingten Verzweigungsbefehle (Sprungbefehle) folgen. (zulässig für <b>Rd: r16 bis r31</b> )(zulässig für <b>K255: 0 bis 255 bzw. \$00 bis \$FF</b> )				
beeinflusste Flags: <b>H S V N Z C</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

#### CPSE – VERGLEICH ZWEIER REGISTER MIT SPRUNG

Syntax: <b>CPC Rd, Rr</b>		Funktion: <b>If Rd = Rr Then PC ← PC + 2(or3) Else PC ← PC + 1</b>		
Beschreibung: Die Inhalte der Register <b>Rd</b> und <b>Rr</b> werden miteinander verglichen. Sind die Inhalte beider Register gleich, so wird der nachfolgende Befehl übersprungen. Handelt es sich beim nachfolgenden Befehl um einen Einwort-Befehl, so wird der <b>PC</b> (Programmzähler) um <b>2</b> erhöht. Handelt es sich beim nachfolgenden Befehl um einen Zweiwort-Befehl, so wird der <b>PC</b> (Programmzähler) um <b>3</b> erhöht. Keines der verwendeten Register wird verändert. (zulässig für <b>Rd, Rr: r0 bis r31</b> )				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

### 6.4.2.3 UNBEDINGTE SPRUNGBEFEHLE

#### IJMP – INDIREKTER SPRUNG

Syntax: <b>IJMP</b>		Funktion: <b><math>PC \leftarrow r31:r30</math></b>		
Beschreibung: Ein Sprung zur Adresse, auf die der Inhalt des <b>Z-Zeigers</b> (Z-Pointers, <b>r31:r30</b> ) zeigt, wird ausgeführt. Der <b>PC</b> (Programmzähler) wird mit der Adresse geladen, die im Registerpaar <b>r31:r30</b> (Z-Zeiger) steht. Dieser Sprungbefehl kann an eine beliebige Adresse innerhalb des Programmspeichers verzweigen.				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>2</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>500 ns</b>	<b>250 ns</b>

#### RJMP – RELATIVER SPRUNG

Syntax: <b>RJMP k2048</b>		Funktion: <b><math>PC \leftarrow PC + 1 + k2048</math></b>		
Beschreibung: Ein zur gegenwärtigen Adresse (Inhalt des Programmzählers) relativer Sprung wird ausgeführt. Hierbei wird der Inhalt des <b>PC</b> (Programmzähler) um den Wert <b>1 + k2048</b> bzw. <b>1 – k2048</b> verändert.				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>2</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>500 ns</b>	<b>250 ns</b>

### 6.4.2.4 UNTERPROGRAMMAUFRUFE

#### ICALL – INDIREKTER UNTERPROGRAMMAUFRUF

Syntax: <b>ICALL</b>		Funktion: <b><math>PC \leftarrow r31:r30</math></b>		
Beschreibung: Ein Unterprogramm an der Adresse, auf die der Inhalt des <b>Z-Zeigers</b> (Z-Pointers, <b>r31:r30</b> ) zeigt, wird aufgerufen. der um <b>1</b> erhöhte <b>PC</b> (Programmzähler) wird auf den <b>Stapel</b> (Stack) gespeichert. Danach wird der <b>PC</b> (Programmzähler) mit der Adresse geladen, die im Registerpaar <b>r31:r30</b> (Z-Zeiger) steht. Das Unterprogramm kann an einer beliebigen Adresse innerhalb des Programmspeichers stehen.				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>3</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>750 ns</b>	<b>375 ns</b>

#### RCALL – RELATIVER UNTERPROGRAMMAUFRUF

Syntax: <b>RCALL k2048</b>		Funktion: <b><math>PC \leftarrow PC + 1 + k2048</math></b>		
Beschreibung: Ein Unterprogramm mit einem Abstand von <b>k2048</b> Bytes zur gegenwärtigen Adresse wird aufgerufen. Der um den Wert <b>1</b> erhöhte <b>PC</b> (Programmzähler) wird am Stapel abgelegt und der Stapelzeiger um den Wert <b>2</b> dekrementiert, damit ein späterer Rücksprung zu jenem Befehl ermöglicht wird, der in der Zeile nach dem Aufruf des Unterprogramms steht.				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>3</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>750 ns</b>	<b>375 ns</b>

**RET – RÜCKSPRUNG VOM UNTERPROGRAMM**

Syntax: <b>RET</b>		Funktion: <b><i>PC ← Stapel</i></b>	
Beschreibung: Der Inhalt jener Speicherstelle, auf den der Stapelzeiger verweist, wird in den <b>PC</b> (Programmzähler) geladen. Anschließend wird der Stapelzeiger um den Wert <b>2</b> inkrementiert, da jede Adresse im Programmspeicher aus zwei Bytes (Higher-Byte, Lower-Byte) besteht. Die Abarbeitung der Befehle wird an jener Stelle im Programm fortgesetzt, auf die der <b>PC</b> (Programmzähler) nun verweist.			
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>4</b>	<b>AVR</b>	bei 4 MHz:
		Befehlszeit:	bei 8 MHz: <b>500 ns</b>
		<b>1000 ns</b>	

**RETI – RÜCKSPRUNG VON INTERRUPT-ROUTINE**

Syntax: <b>RETI</b>		Funktion: <b><i>PC ← Stapel</i></b>	
Beschreibung: Der Inhalt jener Speicherstelle, auf den der Stapelzeiger verweist, wird in den <b>PC</b> (Programmzähler) geladen. Anschließend wird der Stapelzeiger um den Wert <b>2</b> inkrementiert, da jede Adresse im Programmspeicher aus zwei Bytes (Higher-Byte, Lower-Byte) besteht. Die Abarbeitung der Befehle wird an jener Stelle im Programm fortgesetzt, auf die der <b>PC</b> (Programmzähler) nun verweist. Das <b>I-Flag</b> (Global-Interrupt-Flag) wird auf <b>1</b> gesetzt und damit das Abarbeiten anderer Interrupts wieder ermöglicht. Das Statusregister wird weder beim Aufruf einer Interrupt-Routine noch beim Rücksprung aus der Interrupt-Routine gesichert. Dies muss durch den Programmhersteller organisiert werden.			
beeinflusste Flags: <b>I(1)</b>	Taktzyklen: <b>4</b>	<b>AVR</b>	bei 4 MHz:
		Befehlszeit:	bei 8 MHz: <b>500 ns</b>
		<b>1000 ns</b>	



### 6.4.3 DATENTRANSFERBEFEHLE

#### IN – LADE VON I/O-REGISTER IN UNIVERSALREGISTER

Syntax: <b>IN Rd, Port</b>		Funktion: <b><i>Rd ← I/O(Port)</i></b>		
Beschreibung: Dieser Befehl lädt den Inhalt des durch den Wert <b>Port</b> adressierten I/O-Registers in ein Universalregister. <i>(zulässig für Rd: r0 bis r31) (zulässig für Port: 0 bis 63 bzw. \$00 bis \$3F)</i>				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>keine</b>	<b>1</b>	Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

#### OUT – LADE VON UNIVERSALREGISTER IN I/O-REGISTER

Syntax: <b>OUT Port, Rr</b>		Funktion: <b><i>I/O(Port) ← Rr</i></b>		
Beschreibung: Dieser Befehl lädt den Inhalt des Registers <b>Rr</b> in das durch den Wert <b>Port</b> adressierte I/O-Register. <i>(zulässig für Rr: r0 bis r31) (zulässig für Port: 0 bis 63 bzw. \$00 bis \$3F)</i>				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>keine</b>	<b>1</b>	Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

#### PUSH – LEGE REGISTERINHALT AUF DEN STAPEL

Syntax: <b>PUSH Rd</b>		Funktion: <b><i>Stapel ← Rd</i></b>		
Beschreibung: Der Stapelzeiger (Stack-Pointer) wird dekrementiert, da der Stapel von der initialisierten Startstelle im Speicher nach unten (gegen <b>0</b> ) wächst und durch diesen Befehl vergrößert wird. Danach wird der Inhalt des Registers <b>Rd</b> an jener Stelle, auf die der Stapelzeiger nun zeigt, am Stapel abgelegt. <i>(zulässig für Rd: r0 bis r31)</i>				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>keine</b>	<b>2</b>	Befehlszeit:	<b>500 ns</b>	<b>250 ns</b>

#### POP – LADE VOM STAPEL IN REGISTER

Syntax: <b>POP Rd</b>		Funktion: <b><i>Rd ← Stapel</i></b>		
Beschreibung: Der Inhalt der Speicherstelle, auf die der Stapelzeiger (Stack-Pointer) verweist, wird in das Register <b>Rd</b> geladen. Anschließend wird der Stapelzeiger inkrementiert, da der Stapel von der initialisierten Startstelle im Speicher nach unten (gegen <b>0</b> ) organisiert ist und durch diesen abgebaut wird, d.h. nach oben wächst. <i>(zulässig für Rd: r0 bis r31)</i>				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>keine</b>	<b>2</b>	Befehlszeit:	<b>500 ns</b>	<b>250 ns</b>

**MOV – KOPIERE REGISTERINHALT**

Syntax: <b>MOV Rd, Rr</b>		Funktion: <b>Rd ← Rr</b>	
Beschreibung: Der Inhalt des Registers <b>Rr</b> wird in das Register <b>Rd</b> kopiert. Der Inhalt des Registers <b>Rr</b> bleibt dabei unverändert. (zulässig für <b>Rd: r0 bis r31</b> )			
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:
		Befehlszeit:	bei 8 MHz: <b>125 ns</b>
		<b>250 ns</b>	

**LDI – LADE REGISTER MIT WERT**

Syntax: <b>LDI Rd, K255</b>		Funktion: <b>Rd ← K255</b>	
Beschreibung: Der Wert <b>K255</b> wird in das Register <b>Rd</b> geladen. (zulässig für <b>Rd: r16 bis r31</b> )(zulässig für <b>K255: 0 bis 255 bzw. \$00 bis \$FF</b> )			
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:
		Befehlszeit:	bei 8 MHz: <b>125 ns</b>
		<b>250 ns</b>	

**LDS – LADE REGISTER MIT BYTE AUS DATENSPEICHER**

Syntax: <b>LDS Rd, k65535</b>		Funktion: <b>Rd ← SRAM(k65535)</b>	
Beschreibung: Das mit <b>k65535</b> adressierte Byte aus dem Datenspeicher wird direkt in das Register <b>Rd</b> geladen. Der Datenspeicher beinhaltet die gespiegelten Universalregister und I/O-Register, sowie internen und optional externen SRAM. Das EEPROM hat einen eigenen Adressbereich. (zulässig für <b>Rd: r0 bis r31</b> )(zulässig für <b>k65535: 0 bis 65535 bzw. \$0000 bis \$FFFF</b> )			
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>2</b>	<b>AVR</b>	bei 4 MHz:
		Befehlszeit:	bei 8 MHz: <b>250 ns</b>
		<b>500 ns</b>	

**STS – SPEICHERE REGISTER IN DEN DATENSPEICHER**

Syntax: <b>STS k65535, Rr</b>		Funktion: <b>SRAM(k65535) ← Rr</b>	
Beschreibung: Dieser Befehl speichert den Inhalt des Registers <b>Rr</b> direkt an die mit <b>k65535</b> adressierte Stelle im Datenspeicher. Der Datenspeicher beinhaltet die gespiegelten Universalregister und I/O-Register, sowie internen und optional externen SRAM. Das EEPROM hat einen eigenen Adressbereich. (zulässig für <b>Rr: r0 bis r31</b> )(zulässig für <b>k65535: 0 bis 65535 bzw. \$0000 bis \$FFFF</b> )			
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>2</b>	<b>AVR</b>	bei 4 MHz:
		Befehlszeit:	bei 8 MHz: <b>250 ns</b>
		<b>500 ns</b>	

Die Syntax und die Beschreibung für die Befehle zum indirekten Laden und Speichern sind dem AVR-Instruction-Set zu entnehmen.

## 6.4.4 BITMANIPULATIONSBEFEHLE

### 6.4.4.1 SETZBEFEHLE

#### SER – SETZE ALLE BITS IM REGISTER

Syntax: <b>SER Rd</b>		Funktion: <b>Rd ← \$FF</b>		
Beschreibung: Dieser Befehl setzt alle Bits im Register <b>Rd</b> . (zulässig für <b>Rd</b> : <b>r16 bis r31</b> )				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>keine</b>	<b>1</b>	Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

#### SBR – SETZE BITS IM REGISTER

Syntax: <b>SBR Rd, maske</b>		Funktion: <b>Rd ← Rd .OR. maske</b>		
Beschreibung: Setzt die mit dem Wert <b>maske</b> spezifizierten (auf <b>1</b> gesetzten) Bits im Register <b>Rd</b> . Der Inhalt des Registers <b>Rd</b> wird dabei mit dem Wert <b>maske</b> logisch <b>ODER</b> -verknüpft. An allen binären Stellen, an denen im Wert <b>maske</b> der Wert <b>1</b> steht, wird das zugehörige Bit im Register <b>Rd</b> gesetzt. An allen binären Stellen, an denen im Wert <b>maske</b> der Wert <b>0</b> steht, bleibt der Wert des zugehörigen Bits im Register <b>Rd</b> erhalten. Das Ergebnis steht im Register <b>Rd</b> . (zulässig für <b>Rd</b> : <b>r16 bis r31</b> )(zulässig für <b>maske</b> : <b>0 bis 255 bzw. \$00 bis \$FF</b> )				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>S V(0) N Z</b>	<b>1</b>	Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

#### SBI – SETZE BIT IM I/O-REGISTER

Syntax: <b>SBI addr, bit</b>		Funktion: <b>I/O(bit) ← 1</b>		
Beschreibung: Dieser Befehl setzt das mit <b>bit</b> angegebene Bit im I/O-Register <b>addr</b> . (zulässig für <b>bit</b> : <b>0 bis 7</b> )(zulässig für <b>addr</b> : <b>0 bis 31 bzw. \$00 bis \$1F</b> )				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>keine</b>	<b>1</b>	Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

#### BSET – SETZE BIT IM STATUSREGISTER

Syntax: <b>BSET bit</b>		Funktion: <b>SREG(bit) ← 1</b>		
Beschreibung: Das Flag an der Position <b>bit</b> im Statusregister wird mit diesem Befehl gesetzt. Der Zustand der anderen Flags im Statusregister wird dabei nicht verändert. (zulässige Werte für <b>bit</b> : <b>0 bis 7</b> )				
beeinflusste Flags:	Taktzyklen:	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
<b>I T H S V N Z C</b>	<b>1</b>	Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**SEC – SETZE CARRY-FLAG IM STATUSREGISTER**

Syntax: <b>SEC</b>		Funktion: <b><math>C \leftarrow 1</math></b>		
Beschreibung: Das <b>C</b> -Flag (Carry-Flag) im Statusregister wird gesetzt.				
beeinflusste Flags: <b>C(1)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**SEZ – SETZE ZERO-FLAG IM STATUSREGISTER**

Syntax: <b>SEZ</b>		Funktion: <b><math>Z \leftarrow 1</math></b>		
Beschreibung: Das <b>Z</b> -Flag (Zero-Flag) im Statusregister wird gesetzt.				
beeinflusste Flags: <b>Z(1)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**SEN – SETZE NEGATIVE-FLAG IM STATUSREGISTER**

Syntax: <b>SEN</b>		Funktion: <b><math>N \leftarrow 1</math></b>		
Beschreibung: Das <b>N</b> -Flag (Negative-Flag) im Statusregister wird gesetzt.				
beeinflusste Flags: <b>N(1)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**SEV – SETZE OVERFLOW-FLAG IM STATUSREGISTER**

Syntax: <b>SEV</b>		Funktion: <b><math>V \leftarrow 1</math></b>		
Beschreibung: Das <b>V</b> -Flag (Zweierkomplement-Overflow-Flag) im Statusregister wird gesetzt.				
beeinflusste Flags: <b>V(1)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**SES – SETZE SIGNED-FLAG IM STATUSREGISTER**

Syntax: <b>SES</b>		Funktion: <b><math>S \leftarrow 1</math></b>		
Beschreibung: Das <b>S</b> -Flag (Signed-Flag) im Statusregister wird gesetzt.				
beeinflusste Flags: <b>S(1)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**SEH – SETZE HALF-CARRY-FLAG IM STATUSREGISTER**

Syntax: <b>SEH</b>		Funktion: <b><math>H \leftarrow 1</math></b>		
Beschreibung: Das <b>H</b> -Flag (Half-Carry-Flag) im Statusregister wird gesetzt.				
beeinflusste Flags: <b>H(1)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**SET – SETZE T-FLAG IM STATUSREGISTER**

Syntax: <b>SET</b>		Funktion: $T \leftarrow 1$		
Beschreibung: Das <b>T-Flag</b> (Transfer-Flag) im Statusregister wird gesetzt.				
beeinflusste Flags: <b>T(1)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**SEI – SETZE INTERRUPT-FLAG IM STATUSREGISTER**

Syntax: <b>SEI</b>		Funktion: $I \leftarrow 1$		
Beschreibung: Das <b>I-Flag</b> (Global-Interrupt-Flag) im Statusregister wird gesetzt.				
beeinflusste Flags: <b>I(1)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**BLD – LADE T-FLAG IN REGISTER**

Syntax: <b>BLD Rd, bit</b>		Funktion: $Rd(bit) \leftarrow T$		
Beschreibung: Das <b>T-Flag</b> (Transfer-Flag) aus dem Statusregister wird mit diesem Befehl an die Position <b>bit</b> des Registers <b>Rd</b> geladen. Der Zustand des <b>T-Flags</b> (Transfer-Flag) wird dabei nicht verändert. <i>(zulässige Werte für bit: 0 bis 7)(zulässig für Rd: r0 bis r31)</i>				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**BST – SPEICHERE BIT AUS REGISTER IM T-FLAG**

Syntax: <b>BST Rd, bit</b>		Funktion: $T \leftarrow Rd(bit)$		
Beschreibung: Das Bit an der Position <b>bit</b> des Registers <b>Rd</b> wird in das <b>T-Flag</b> (Transfer-Flag) im Statusregister geladen. Der Zustand der anderen Flags im Statusregister wird dabei nicht verändert. <i>(zulässige Werte für bit: 0 bis 7)(zulässig für Rd: r0 bis r31)</i>				
beeinflusste Flags: <b>T</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

## 6.4.4.2 LÖSCHBEFEHLE

## CLR – LÖSCHE ALLE BITS IM REGISTER

Syntax: <b>CLR Rd</b>		Funktion: <b><math>Rd \leftarrow Rd .XOR. Rd</math></b>		
Beschreibung: Das Register <b>Rd</b> wird gelöscht (auf <b>0</b> gesetzt), indem es mit sich selber logisch <b>XODER</b> -verknüpft wird. (zulässig für <b>Rd: r0 bis r31</b> )				
beeinflusste Flags: <b>S(0) V(0) N(0) Z(1)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

## CBR – LÖSCHE BITS IM REGISTER

Syntax: <b>CBR Rd, maske</b>		Funktion: <b><math>Rd \leftarrow Rd .AND. (\\$FF - maske)</math></b>		
Beschreibung: Löscht die mit dem Wert <b>maske</b> spezifizierten (auf 1 gesetzten) Bits im Register <b>Rd</b> . Der Inhalt des Registers <b>Rd</b> wird dabei mit dem Einserkomplement (z.B. <b>0b11100110</b> → <b>0b00011001</b> ) des Wertes <b>maske</b> logisch <b>UND</b> -verknüpft. An allen binären Stellen, an denen im Wert <b>maske</b> der Wert <b>1</b> steht, wird das zugehörige Bit im Register <b>Rd</b> gelöscht. An allen binären Stellen, an denen im Wert <b>maske</b> der Wert <b>0</b> steht, bleibt der Wert des zugehörigen Bits im Register <b>Rd</b> erhalten. Das Ergebnis steht im Register <b>Rd</b> . (zulässig für <b>Rd: r16 bis r31</b> )(zulässig für <b>maske: 0 bis 255 bzw. \$00 bis \$FF</b> )				
beeinflusste Flags: <b>S V(0) N Z</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

## CBI – LÖSCHE BIT IM I/O-REGISTER

Syntax: <b>CBI Port, bit</b>		Funktion: <b><math>I/O(Port, bit) \leftarrow 0</math></b>		
Beschreibung: Das Bit an der Position <b>bit</b> im I/O-Register <b>Port</b> wird gelöscht. Der Zustand der anderen Bits in diesem I/O-Register werden dabei nicht verändert. (zulässige Werte für <b>bit: 0 bis 7</b> )(zulässig für <b>Port: 0 bis 31 bzw. \$00 bis \$1F</b> )				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>2</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>500 ns</b>	<b>250 ns</b>

## BCLR – LÖSCHE EIN BIT IM STATUSREGISTER

Syntax: <b>BCLR bit</b>		Funktion: <b><math>SREG(bit) \leftarrow 0</math></b>		
Beschreibung: Dieser Befehl löscht das Flag <b>bit</b> im Statusregister. Die anderen Bits werden von diesem Befehl nicht verändert. (zulässige Werte für <b>bit: 0 bis 7</b> )				
beeinflusste Flags: <b>I T H S V N Z C</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**CLC – LÖSCHE CARRY-FLAG IM STATUSREGISTER**

Syntax: <b>CLC</b>		Funktion: <b><math>C \leftarrow 0</math></b>		
Beschreibung: Das <b>C</b> -Flag (Carry-Flag) im Statusregister wird gelöscht.				
beeinflusste Flags: <b>C(0)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**CLZ – LÖSCHE ZERO-FLAG IM STATUSREGISTER**

Syntax: <b>CLZ</b>		Funktion: <b><math>Z \leftarrow 0</math></b>		
Beschreibung: Das <b>Z</b> -Flag (Zero-Flag) im Statusregister wird gelöscht.				
beeinflusste Flags: <b>Z(0)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**CLN – LÖSCHE NEGATIVE-FLAG IM STATUSREGISTER**

Syntax: <b>CLN</b>		Funktion: <b><math>N \leftarrow 0</math></b>		
Beschreibung: Das <b>N</b> -Flag (Negative-Flag) im Statusregister wird gelöscht.				
beeinflusste Flags: <b>N(0)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**CLV – LÖSCHE V-FLAG IM STATUSREGISTER**

Syntax: <b>CLV</b>		Funktion: <b><math>V \leftarrow 0</math></b>		
Beschreibung: Das <b>V</b> -Flag (Zweierkomplement-Overflow-Flag) im Statusregister wird gelöscht.				
beeinflusste Flags: <b>V(0)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**CLS – LÖSCHE S-FLAG IM STATUSREGISTER**

Syntax: <b>CLS</b>		Funktion: <b><math>S \leftarrow 0</math></b>		
Beschreibung: Das <b>S</b> -Flag (Signed-Flag) im Statusregister wird gelöscht.				
beeinflusste Flags: <b>S(0)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**CLH – LÖSCHE HALF-CARRY-FLAG IM STATUSREGISTER**

Syntax: <b>CLH</b>		Funktion: <b><math>H \leftarrow 0</math></b>		
Beschreibung: Das <b>H</b> -Flag (Half-Carry-Flag) im Statusregister wird gelöscht.				
beeinflusste Flags: <b>H(0)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

**CLT – LÖSCHE T-FLAG IM STATUSREGISTER**

Syntax: <b>CLT</b>		Funktion: <b><math>T \leftarrow 0</math></b>	
Beschreibung: Das <b>T-Flag</b> (Transfer-Flag) im Statusregister wird gelöscht.			
beeinflusste Flags: <b>T(0)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	
		Befehlszeit:	
		bei 4 MHz:	bei 8 MHz:
		<b>250 ns</b>	<b>125 ns</b>

**CLI – LÖSCHE INTERRUPT-FLAG IM STATUSREGISTER**

Syntax: <b>CLI</b>		Funktion: <b><math>I \leftarrow 0</math></b>	
Beschreibung: Das <b>I-Flag</b> (Global-Interrupt-Flag) im Statusregister wird gelöscht. Die Interrupts werden sofort gesperrt. Nach dem Aufrufen dieses Befehls werden keine Interrupts abgearbeitet. Nur ein gerade während der Ausführung dieses Befehls eingetretener Interrupt wird (noch) ausgeführt.			
beeinflusste Flags: <b>I(0)</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	
		Befehlszeit:	
		bei 4 MHz:	bei 8 MHz:
		<b>250 ns</b>	<b>125 ns</b>



### 6.4.4.3 SCHIEBEBEFEHLE

#### LSL – LOGISCHES LINKSSCHIEBEN

Syntax: <b>LSL Rd</b>	Funktion: <b><math>C;Rd(7)..Rd(1);Rd(0) \leftarrow Rd(7);Rd(6)..Rd(0);0</math></b>		
Beschreibung: Der Inhalt des Registers <b>Rd</b> wird um eine Stelle logisch nach links geschoben. Dabei wird der Inhalt in <b>Rd(7)</b> in das C-Flag (Carry-Flag) des Statusregisters übertragen, <b>Rd(6)..Rd(0)</b> wird nach links auf <b>Rd(7)..Rd(1)</b> geschoben und <b>Rd(0)</b> mit <b>0</b> überschrieben. Dieser Befehl multipliziert eine vorzeichenlose Zahl mit zwei. (zulässig für <b>Rd: r0 bis r31</b> )			
beeinflusste Flags: <b>HSVNZC</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz: <b>250 ns</b>
		Befehlszeit:	bei 8 MHz: <b>125 ns</b>

#### LSR – LOGISCHES RECHTSSCHIEBEN

Syntax: <b>LSR Rd</b>	Funktion: <b><math>Rd(7), Rd(6)..Rd(0);C \leftarrow 0;Rd(7)..Rd(1);Rd(0)</math></b>		
Beschreibung: Der Inhalt des Registers <b>Rd</b> wird um eine Stelle logisch nach rechts geschoben. Dabei wird der Inhalt in <b>Rd(0)</b> in das C-Flag (Carry-Flag) des Statusregisters übertragen, <b>Rd(7)..Rd(1)</b> wird nach links auf <b>Rd(6)..Rd(0)</b> geschoben und <b>Rd(7)</b> mit <b>0</b> überschrieben. Dieser Befehl dividiert eine vorzeichenlose Zahl mit zwei. Das C-Flag (Carry-Flag) kann zum Runden herangezogen werden. (zulässig für <b>Rd: r0 bis r31</b> )			
beeinflusste Flags: <b>SVNZC</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz: <b>250 ns</b>
		Befehlszeit:	bei 8 MHz: <b>125 ns</b>

#### ROL – LINKSROTATION ÜBER CARRY-FLAG

Syntax: <b>ROL Rd</b>	Funktion: <b><math>C;Rd(7)..Rd(1);Rd(0) \leftarrow Rd(7);Rd(6)..Rd(0);C</math></b>		
Beschreibung: Der Inhalt des Registers <b>Rd</b> rotiert um eine Stelle nach links. <b>Rd(7)</b> wird in das C-Flag (Carry-Flag) des Statusregisters geschoben, <b>Rd(6)..Rd(0)</b> gleichzeitig auf <b>Rd(7)..Rd(1)</b> nach links verschoben und das C-Flag (Carry-Flag) aus dem Statusregister zeitgleich in <b>Rd(0)</b> gespeichert. (zulässig für <b>Rd: r0 bis r31</b> )			
beeinflusste Flags: <b>HSVNZC</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz: <b>250 ns</b>
		Befehlszeit:	bei 8 MHz: <b>125 ns</b>

#### ROR – RECHTSROTATION ÜBER CARRY-FLAG

Syntax: <b>ROR Rd</b>	Funktion: <b><math>Rd(7);Rd(6)..Rd(0);C \leftarrow C;Rd(7)..Rd(1);Rd(0)</math></b>		
Beschreibung: Der Inhalt des Registers <b>Rd</b> rotiert um eine Stelle nach rechts. <b>Rd(0)</b> wird in das C-Flag (Carry-Flag) des Statusregisters geschoben, <b>Rd(7)..Rd(1)</b> gleichzeitig auf <b>Rd(6)..Rd(0)</b> nach rechts verschoben und das C-Flag (Carry-Flag) aus dem Statusregister zeitgleich in <b>Rd(7)</b> gespeichert. (zulässig für <b>Rd: r0 bis r31</b> )			
beeinflusste Flags: <b>SVNZC</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz: <b>250 ns</b>
		Befehlszeit:	bei 8 MHz: <b>125 ns</b>

**ASR – ARITHMETISCHES RECHTSSCHIEBEN**

Syntax: <b>ASR Rd</b>		Funktion: <b>Rd(7);0;Rd(5)..Rd(0);C ← Rd(7),Rd(6)..Rd(1);Rd(0)</b>		
Beschreibung: Der Inhalt des Registers <b>Rd</b> wird arithmetisch um eine Stelle nach rechts verschoben. Dabei bleibt der Inhalt in <b>Rd(7)</b> erhalten. <b>Rd(0)</b> wird in das <b>C</b> -Flag (Carry-Flag) des Statusregisters übertragen, <b>Rd(6)..Rd(1)</b> auf <b>Rd(5)..Rd(0)</b> nach rechts verschoben und <b>Rd(6)</b> mit <b>0</b> überschrieben. Dieser Befehl teilt eine Zahl, die als Zweierkomplement gespeichert ist, durch <b>2</b> , wobei das Vorzeichen der Zahl nicht geändert wird. (zulässig für <b>Rd: r0 bis r31</b> )				
beeinflusste Flags: <b>S V N Z C</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

## 6.4.5 SONSTIGE BEFEHLE

### NOP – KEINE OPERATION

Syntax: <b>NOP</b>		Funktion: <b>Verzögerung</b>		
Beschreibung: Es wird ein funktionsloser Befehl ausgeführt, der im Programmablauf eine Verzögerung um einen Taktzyklus erzeugt.				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

### SLEEP – SETZE DEN µC IN DEN SLEEP-MODUS

Syntax: <b>SLEEP</b>		Funktion: <b>keine</b>		
Beschreibung: Dieser Befehl setzt den AVR-µC in den Sleep-Modus, der im MCU-Control-Register definiert ist. Wenn ein Interrupt den µC aus dem Sleep-Modus holt, so wird zunächst der dem Sleep-Befehl folgende Befehl ausgeführt, bevor der Interrupt-Handler gestartet wird.				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

### SWAP – VERTAUSCHE DIE HALB-BYTES EINES REGISTERS

Syntax: <b>SWAP Rd</b>	Funktion: <b><math>Rd(7)..Rd(4); Rd(3)..Rd(0) \leftarrow Rd(3)..Rd(0); Rd(7)..Rd(4)</math></b>			
Beschreibung: Dieser Befehl tauscht die Halb-Bytes (Nibbles) eines Bytes. (zulässig für Rd: r0 bis r31)				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

### WDR – SETZE DEN WATCHDOG-TIMER ZURÜCK

Syntax: <b>WDR</b>		Funktion: <b>WDT <math>\leftarrow 0</math></b>		
Beschreibung: Dieser Befehl setzt den Watchdog-Timer zurück.				
beeinflusste Flags: <b>keine</b>	Taktzyklen: <b>1</b>	<b>AVR</b>	bei 4 MHz:	bei 8 MHz:
		Befehlszeit:	<b>250 ns</b>	<b>125 ns</b>

## 6.4.6 ALPHABETISCHES BEFEHLSVERZEICHNIS

ADC	Addiere Register mit Carry-Flag
ADD	Addiere Register ohne Carry-Flag
ADIW	Addiere Wert zum Registerpaar
AND	Logisches UND zweier Register
ANDI	Logisches UND Register mit Wert
ASR	Arithmetisches Rechtsschieben
BCLR	Lösche ein Bit im Statusregister
BLD	Lade T-Flag in Register
BRBC	Sprung, wenn Statusregister-BIT gelöscht
BRBS	Sprung, wenn Statusregister-BIT gesetzt
BRCC	Sprung, wenn Carry-Flag gelöscht
BRCS	Sprung, wenn Carry-Flag gesetzt
BREQ	Sprung, wenn Zero-Flag gesetzt
BRGE	Sprung, wenn grösser oder gleich (vorzeichenbehaftet)
BRHC	Sprung, wenn Half-Carry-Flag gelöscht
BRHS	Sprung, wenn Half-Carry-Flag gesetzt
BRID	Sprung, wenn Interrupt-Flag gelöscht
BRIE	Sprung, wenn Interrupt-Flag gesetzt
BRLO	Sprung, wenn kleiner (vorzeichenlos)
BRLT	Sprung, wenn kleiner (vorzeichenbehaftet)
BRMI	Sprung, wenn negativ
BRNE	Sprung, wenn ungleich
BRPL	Sprung, wenn positiv
BRSH	Sprung, wenn gleich oder höher (vorzeichenlos)
BRTC	Sprung, wenn T-Flag gelöscht
BRTS	Sprung, wenn T-Flag gesetzt
BRVC	Sprung, wenn Overflow-Flag gelöscht
BRVS	Sprung, wenn Overflow-Flag gesetzt
BSET	Setze Bit im Statusregister
BST	Speichere Bit aus Register im T-Flag
CBI	Lösche Bit im I/O-Register
CBR	Lösche Bits im Register
CLC	Lösche Carry-Flag im Statusregister
CLH	Lösche Half-Carry-Flag im Statusregister
CLI	Lösche Interrupt-Flag im Statusregister
CLN	Lösche Negative-Flag im Statusregister
CLR	Lösche alle Bits im Register
CLS	Lösche S-Flag im Statusregister
CLT	Lösche T-Flag im Statusregister
CLV	Lösche V-Flag im Statusregister
CLZ	Lösche Zero-Flag im Statusregister
COM	Einserkomplement eines Registers
CP	Vergleich zweier Register
CPC	Vergleich zweier Register inkl. Carry-Flag
CPI	Vergleich Register mit Wert
CPSE	Vergleich zweier Register mit Sprung
DEC	Dekrement eines Registerinhalts
EOR	Exklusives ODER zweier Register

ICALL	Indirekter Unterprogrammaufruf
IJMP	Indirekter Sprung
IN	Lade von I/O-Register in Universalregister
INC	Inkrement eines Registerinhaltes
LDI	Lade Register mit Wert
LDS	Lade Register mit Byte aus Datenspeicher
LSL	Logisches linksschieben
LSR	Logisches rechtsschieben
MOV	Kopiere Registerinhalt
NEG	Zweierkomplement
NOP	Keine Operation
OR	Logisches ODER zweier Register
ORI	Logisches ODER Register mit Wert
OUT	Lade von Universalregister in I/O-Register
POP	LADE vom Stapel in Register
PUSH	Lege Registerinhalt auf den Stapel
RCALL	Relativer Unterprogrammaufruf
RET	Rücksprung vom Unterprogramm
RETI	Rücksprung von Interrupt-Routine
RJMP	Relativer Sprung
ROL	Linksrotation über Carry-Flag
ROR	Rechtsrotation über Carry-Flag
SBC	Subtrahiere Register mit Carry-Flag
SBCI	Subtrahiere Wert und Carry-Flag von Register
SBI	Setze Bit im I/O-Register
SBIC	Sprung, wenn Bit in I/O-Register gelöscht
SBIS	Sprung, wenn Bit in I/O-Register gesetzt
SBIW	Subtrahiere Wert vom Registerpaar
SBR	Setze Bits im Register
SBRC	Sprung, wenn Bit in Register gelöscht
SBRS	Sprung, wenn Bit in Register gesetzt
SEC	Setze Carry-Flag im Statusregister
SEH	Setze Half-Carry-Flag im Statusregister
SEI	Setze Interrupt-Flag im Statusregister
SEN	Setze Negative-Flag im Statusregister
SES	Setze Signed-Flag im Statusregister
SET	Setze T-Flag im Statusregister
SEV	Setze Overflow-Flag im Statusregister
SEZ	Setze Zero-Flag im Statusregister
SLEEP	Setze den $\mu$ C in den Sleep-Modus
STS	Speichere Register in den Datenspeicher
SUB	Subtrahiere Register ohne Carry-Flag
SUBI	Subtrahiere Wert vom Register
SWAP	Vertausche die Halb-Bytes eines Registers
TST	Teste, ob Register null oder negativ
WDR	Setze den Watchdog-Timer zurück

## 7. QUELLENANGABEN

Volpe, Safinaz / Volpe, Francesco: AVR-Mikrocontroller-Praxis, Aachen, 2002.

Paulus, Gerhard: Wie sag ich's meinem AVR?, Dresden, 2002.

Paulus, Gerhard: Assembler ab 0 und 1, Dresden, 2002.

Atmel: 8-bit AVR Microcontroller AT90S8515 Guide, Online im WWW unter URL: <http://www.atmel.com>, [10.2.2004].

Atmel: 8-bit AVR Instruction Set, Online im WWW unter URL: <http://www.atmel.com>, [10.2.2004].

Atmel: AVR Assembler User Guide, Online im WWW unter URL: <http://www.atmel.com>, [10.2.2004].

Schmidt, Gerhard: Anfängerkurs zum Erlernen der Assemblersprache von ATMEL AVR Mikroprozessoren, Online im WWW unter URL: <http://www.avr-asm-tutorial.net>, [21.1.2004].

N.N.: N.N., Online im WWW unter URL: [http://elm-chan.org/docs/avr\\_e.html](http://elm-chan.org/docs/avr_e.html), [10.2.2004].