Timing Report

Need help reading this report?

Design Name mmb
Device, Speed (SpeedFile Version) XC9536, -5 (3.0)
Date Created Tue Jan 11 00:28:04 2005
Created By Timing Report Generator: version G.36
Copyright Copyright (c) 1995-2004 Xilinx, Inc. All rights reserved.

Summary

Performance Summary
Pad to Pad Delay (tPD) 16.500 ns.

Timing Constraints

Constraint Name Requirement (ns) Delay (ns) Paths Paths Failing



Number of constraints not met: 0

Data Sheet Report

Maximum External Clock Speeds

Clock fEXT (MHz) Reason

Setup/Hold Times for Clocks


Clock to Pad Timing


Clock to Setup Times for Clocks


Pad to Pad List

Source Pad Destination Pad Delay
AVR_AH<0> AVR_AD<0> 16.500
AVR_AH<0> AVR_AD<1> 16.500
AVR_AH<0> AVR_AD<2> 16.500
AVR_AH<0> AVR_AD<3> 16.500
AVR_AH<0> AVR_AD<4> 16.500
AVR_AH<0> AVR_AD<5> 16.500
AVR_AH<0> AVR_AD<6> 16.500
AVR_AH<0> AVR_AD<7> 16.500
AVR_AH<1> AVR_AD<0> 16.500
AVR_AH<1> AVR_AD<1> 16.500
AVR_AH<1> AVR_AD<2> 16.500
AVR_AH<1> AVR_AD<3> 16.500
AVR_AH<1> AVR_AD<4> 16.500
AVR_AH<1> AVR_AD<5> 16.500
AVR_AH<1> AVR_AD<6> 16.500
AVR_AH<1> AVR_AD<7> 16.500
AVR_AH<2> AVR_AD<0> 9.000
AVR_AH<2> AVR_AD<1> 9.000
AVR_AH<2> AVR_AD<2> 9.000
AVR_AH<2> AVR_AD<3> 9.000
AVR_AH<2> AVR_AD<4> 9.000
AVR_AH<2> AVR_AD<5> 9.000
AVR_AH<2> AVR_AD<6> 9.000
AVR_AH<2> AVR_AD<7> 9.000
AVR_AH<3> AVR_AD<0> 9.000
AVR_AH<3> AVR_AD<1> 9.000
AVR_AH<3> AVR_AD<2> 9.000
AVR_AH<3> AVR_AD<3> 9.000
AVR_AH<3> AVR_AD<4> 9.000
AVR_AH<3> AVR_AD<5> 9.000
AVR_AH<3> AVR_AD<6> 9.000
AVR_AH<3> AVR_AD<7> 9.000
AVR_AH<4> AVR_AD<0> 9.000
AVR_AH<4> AVR_AD<1> 9.000
AVR_AH<4> AVR_AD<2> 9.000
AVR_AH<4> AVR_AD<3> 9.000
AVR_AH<4> AVR_AD<4> 9.000
AVR_AH<4> AVR_AD<5> 9.000
AVR_AH<4> AVR_AD<6> 9.000
AVR_AH<4> AVR_AD<7> 9.000
AVR_AH<5> AVR_AD<0> 9.000
AVR_AH<5> AVR_AD<1> 9.000
AVR_AH<5> AVR_AD<2> 9.000
AVR_AH<5> AVR_AD<3> 9.000
AVR_AH<5> AVR_AD<4> 9.000
AVR_AH<5> AVR_AD<5> 9.000
AVR_AH<5> AVR_AD<6> 9.000
AVR_AH<5> AVR_AD<7> 9.000
AVR_AH<6> AVR_AD<0> 9.000
AVR_AH<6> AVR_AD<1> 9.000
AVR_AH<6> AVR_AD<2> 9.000
AVR_AH<6> AVR_AD<3> 9.000
AVR_AH<6> AVR_AD<4> 9.000
AVR_AH<6> AVR_AD<5> 9.000
AVR_AH<6> AVR_AD<6> 9.000
AVR_AH<6> AVR_AD<7> 9.000
AVR_AH<7> AVR_AD<0> 9.000
AVR_AH<7> AVR_AD<1> 9.000
AVR_AH<7> AVR_AD<2> 9.000
AVR_AH<7> AVR_AD<3> 9.000
AVR_AH<7> AVR_AD<4> 9.000
AVR_AH<7> AVR_AD<5> 9.000
AVR_AH<7> AVR_AD<6> 9.000
AVR_AH<7> AVR_AD<7> 9.000
AVR_RD AVR_AD<0> 9.000
AVR_RD AVR_AD<1> 9.000
AVR_RD AVR_AD<2> 9.000
AVR_RD AVR_AD<3> 9.000
AVR_RD AVR_AD<4> 9.000
AVR_RD AVR_AD<5> 9.000
AVR_RD AVR_AD<6> 9.000
AVR_RD AVR_AD<7> 9.000
AVR_AH<0> FTDI_RD 5.000
AVR_AH<0> FTDI_WR 5.000
AVR_AH<0> MMD_CS<0> 5.000
AVR_AH<0> MMD_CS<1> 5.000
AVR_AH<1> FTDI_RD 5.000
AVR_AH<1> FTDI_WR 5.000
AVR_AH<1> MMD_CS<0> 5.000
AVR_AH<1> MMD_CS<1> 5.000
AVR_AH<2> FTDI_RD 5.000
AVR_AH<2> FTDI_WR 5.000
AVR_AH<2> MMD_CS<0> 5.000
AVR_AH<2> MMD_CS<1> 5.000
AVR_AH<3> FTDI_RD 5.000
AVR_AH<3> FTDI_WR 5.000
AVR_AH<3> MMD_CS<0> 5.000
AVR_AH<3> MMD_CS<1> 5.000
AVR_AH<4> FTDI_RD 5.000
AVR_AH<4> FTDI_WR 5.000
AVR_AH<4> MMD_CS<0> 5.000
AVR_AH<4> MMD_CS<1> 5.000
AVR_AH<5> FTDI_RD 5.000
AVR_AH<5> FTDI_WR 5.000
AVR_AH<5> MMD_CS<0> 5.000
AVR_AH<5> MMD_CS<1> 5.000
AVR_AH<6> FTDI_RD 5.000
AVR_AH<6> FTDI_WR 5.000
AVR_AH<6> MMD_CS<0> 5.000
AVR_AH<6> MMD_CS<1> 5.000
AVR_AH<7> FTDI_RD 5.000
AVR_AH<7> FTDI_WR 5.000
AVR_AH<7> MMD_CS<0> 5.000
AVR_AH<7> MMD_CS<1> 5.000
AVR_AH<7> SRAM_AH<0> 5.000
AVR_AH<7> SRAM_AH<1> 5.000
AVR_AH<7> SRAM_AH<2> 5.000
AVR_AH<7> SRAM_AH<3> 5.000
AVR_RD FTDI_RD 5.000
AVR_WR FTDI_WR 5.000



Number of paths analyzed: 0
Number of Timing errors: 0
Analysis Completed: Tue Jan 11 00:28:04 2005