entity uebung is
    port(  E1, E2, E3: in bit;  -- diese zeile ist markiert als fehler
          Y1, Y2: out bit);
end uebung;

architecture VERHALTEN of uebung is
begin
        Y1 <= (E1 and E2) or E3;
        Y2 <= (E1 or E2) and E3;

end VERHALTEN;