Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Vergleich FPGA-DDR-Controller und PC-DDR-Controller Dagobert 37
DDR-RAM mit BRAM emulieren Baschtler 17
Baudrate berechnen XYLINX NEXYS4 DDR - OV7670 camera UART Rza D. 10
Nexys 4 DDR - accelerometer/Beschleunigungssensor Karlsson 14
DDR Daten ausgeben mit Takt Gustl B. 9
Zybo Z7-20: Vivado 2018.3: Kritische Warnungen beim DDR interface (negatives DQS Delay) Johannes K. 1
Nexys4 DDR Config Voltage failure Sawyer Ma 8
EmbDev.net Hardware Target shutdown problem in nexys 4 ddr Lakshita J. 6
DDR Modul mittels FPGA bauen gattler 13
Speicherzugriff beim Nexys4-DDR Board Burkhard K. 16
Spartan 6 + DDR RAM Tobias B. 14
Out-DDR-FF bei Xilinx-FPGAs richtig ansteuern Markus Frisch 18
DDR bei LVDS in Quartus Tim Buktu 1
DDR-2-Ram, lvds, serdes Spartan6 Jo S. 77
Tristate mit DDR-CLK betreiben Eraser 6
data to ddr fehlgeschlagen zynq_gast 0
Frage an die FPGA Profis zu DDR und V-Timing Markus Frisch 2
DDR Controller mit Xilinx' ISE 10.1 WebPack? VirtexII 2
Pins vertausch um Layout zu vereinfachen? (DDR Speicher) Tüddel 12
Warum überhaupt DDR-Zellen? FPGA-Sultan 17
Spartan3 - DDR / DCM - Timing-Constraint-Probleme Michael O. 3
BRAM und DDR-RAM vom Mikrocontroller aus schlau lesen? Thomas 0
FPGA als Slave am DDR-SDRAM Speicherbus asd 13
Benötige Hilfe beim DDR Constraints Johann 16
DDR-Mem in ISE ISIM simulieren? Harry 2
DDR zu SDR Datenstrom Sebastian B. 2
PLB Master schreibt in DDR RAM ohne MB, PPC spartaner 82 1
warum kein DDR-Ram in logicanalyzern? zachso 5
DDR-RAM TopLevel Modul. Wie anbinden an Controller? Christian Armbruster 13
DDR-RAM Spartan3E Starterkit nutzen noeppkes 5
Geschwindigkeit DDR-Ram Hans-Georg L. 29
Double Buffer mit DDR SDRAM auf Xilinx Board SebastianR 1
In DDR von Spartan 3E Starter schreiben Bernd Aicher 0
Timing Verletzung innerhalb einer DDR I/O Zelle Matthias 6
Timing Probleme DDR- SDR Wandler: Wie lautet die Timing-Constraint-Anweisung Simon D. 14
Spartan 3e 1600 + DDR - SDRAM + MIG 3.0 Martin 7
Xilnix 11 CoreGen: WO SIND DIE DDR ZELLEN? Frager 2
SRAM, SDRAM, DDR oder DDR2? woko 11
DDR Ram Controller von OpenCores (problem) Thomas Thomas 1
Spartan3 - DDR & LVDS nicht kombinierbar? Michael O. 22
Ein Problem mit DCM in DDR SDRAM controller für Xilinx ML 402 board Krush 0
DDR Signal einlesen wie am besten? MXM 4
Einbinden von DDR RAM in EDK-Projekt Andreas N. 10
DDR-Input in Spartan 3 nutzen Christian H. 14
Adreßgenerierung bei DDR-SDRAM ohma 3
LVDS, DDR-FF Problem Xilinx John-eric K. 1
LVDS mit DDR annehmen Gast 4
DDR-Controller mit FPGA Stefan Huebner 7
PLL direkt auf Ausgang und abschaltbare Clock mit Output DDR Registern Matthias 6
DDR SDRAM liest dieselben Daten zweimal im READ burst mit BL=2 Klaus Rindtorff 2
DDR-RAM in ModelSim Sebastian B. 10