Forum: FPGA, VHDL & Co. Maximale Frequenz aus Timing-Report


von Achim (Gast)


Lesenswert?

Hallo,

wenn im Timingreport folgender Wert steht:

Clock to Setup on destination clock clk
---------------+---------+---------+---------+---------+
               | Src:Rise| Src:Fall| Src:Rise| Src:Fall|
Source Clock   |Dest:Rise|Dest:Rise|Dest:Fall|Dest:Fall|
---------------+---------+---------+---------+---------+
clk            |  123.346|         |         |         |
---------------+---------+---------+---------+---------+
mit welcher maximalen Taktfrequenz kann die Schaltung betrieben werden?

Sind es bei ca 124 ns ca 8 MHz?

Gruß

Achim

von Jörg (Gast)


Lesenswert?

nimm 1000/124ns, dann erhälst Du Deine 8MHz, stimmt also schon.
Was mich aber ein wenig wundert: Wie sieht Dein HVDL-Code aus,
der 124ns zur Folge hat?

Gruss und schönes Wochenende

Jörg

von Thomas H. (mac4ever)


Lesenswert?

Ich würde mal auf eine recht komplexe Verschaltung tippen oder viele 
Operationen innerhalb eines Taktes ... aber 124 ns ist schon recht 
heftig.

von Gast (Gast)


Lesenswert?

Da empfiehlt es sich, eine Kaskade von 3-4- Registern an alle Eingänge 
und Ausgänge zu hängen und ein REG-retiming anzuwerfen.

von Achim (Gast)


Lesenswert?

Hallo,

besten Dank für die Antworten,

ja es ist eine recht umfangreiche kombinatorische Schaltung die 
normalerweise über 100 Runden geht, jetzt aber als Schaltnetz realisiert 
ist.

Gruß

Achim

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.