Forum: FPGA, VHDL & Co. Problem mit der Initialisierung eines Arrays von std_logic_vector


von Hans-Werner (Gast)


Lesenswert?

Ich habe mit der Initialisierung folgenden Arrays ein "klitzekleines" 
Problem. Habe hier im Forum keine passende Antwort gefunden. ISE fügt 
Latches ein da keine Initialisierung vorliegt mit dem Hinweis das diese 
wieder herausoptimiert werden. Erhalte jedenfalls eine Unmenge von 
Warnings.

type rotor_array is array(0 TO 2 ** address_width - 1) of 
std_logic_vector(0 to data_width - 1);

Sowohl address_width als auch data_width sind generisch.
Geht das nur über eine for-Schleife für die einzelnen Elemente ?

Danke

von Kippis (Gast)


Lesenswert?

Du kannst Dein Array z.B. so mit Nullen initialisieren:
signal rotor1 : rotor_array (array_width downto 0) := (others => (others 
=> '0'));

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.