www.mikrocontroller.net

Forum: FPGA, VHDL & Co. ise 10.1 time constraints


Autor: Rolf Riller (ultra-low)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
hallo
ich habe einige ports umbenannt. nun bringe ich irgendwie die alten 
portnamen nicht aus dem projekt. im "Floor Plan IOI - Pre-Synthesis" 
erscheinen die neuen constraints zwar richtig aber wenn ich "Floor Plan 
Area  IO  Logic - Post Synthesis" starte kommt die fehlermeldung dass 
er die alten portnamen nicht findet, obwohl die nicht einmal in der ucf 
datei vorkommen. ausserdem wenn ich ucf datei entferne und neu anlege 
erscheint die erst später oder gar nicht imn source tab. sollte ich ise 
neu installieren ?
gruss

Autor: lkmiller (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ja, und Windows gleich dazu ;-)


Schon gemacht:
Cleanup Projekt.
Rerun All.
Mit der allmächtigen Suchfunktion im Projektverzeichnis suchen, wo sich 
der Name noch versteckt hat.

Oder:
Mal ein neues Projekt anlegen und die Source-Codes reinimportieren.

Autor: Marcus W. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Gelegentlich hilft auch ISE neu zu starten ;)

Autor: Rolf Riller (ultra-low)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
habe gerade sp1 installiert. ise schon 10 mal neu gestartet. hat nix 
gebracht. in diesen dateien(foto) ist der  alte name gefunden worden. 
sollte ich die jetzt löschen? und heisst das wenn ich jedes mal portname 
ändere muss ich die gleiche prozedur durchführen. das kann doch nicht 
sein ?
gruss

Autor: Rolf Riller (ultra-low)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
jetzt habe ich alle dateien gelöscht. es bleibt beim gleichen. in 
registry habe ich auch gesucht. dort ist nichts. wenn ich "Create Timing 
Constraints" ausführen möchte kommt immer die gleiche fehlermeldung:


Command Line: C:\Xilinx\10.1\ISE\bin\nt\unwrapped\ngdbuild.exe -ise
S:/Projekt/Xilinx/projekts/test/test.ise -intstyle ise -dd _ngo -nt 
timestamp -i
-p xc3s500e-fg320-5 test.ngc test.ngd

Reading NGO file "S:/Projekt/Xilinx/projekts/test/test.ngc" ...
Gathering constraint information from source properties...
Done.

Resolving constraint associations...
Checking Constraint Associations...
ERROR:ConstraintSystem:59 - Constraint <NET "my_clock" S>: NET 
"my_clock" not
   found.  Please verify that:
   1. The specified design element actually exists in the original 
design.
   2. The specified object is spelled correctly in the constraint source 
file.

ERROR:ConstraintSystem:59 - Constraint <NET "my_button" S>: NET 
"my_button" not
   found.  Please verify that:
   1. The specified design element actually exists in the original 
design.
   2. The specified object is spelled correctly in the constraint source 
file.

Done...
Checking Partitions ...

Checking expanded design ...

Partition Implementation Status
-------------------------------

  No Partitions were found in this design.

-------------------------------

NGDBUILD Design Results Summary:
  Number of errors:     2
  Number of warnings:   0


One or more errors were found during NGDBUILD.  No NGD file will be 
written.

Writing NGDBUILD log file "test.bld"...

Process "Translate" failed


my_clock und my_button habe ich schon lange aus ucf datei gelöscht. und 
die datei schon mehrmals neu angelegt. wer weiss rat...
gruss

Autor: Rolf Riller (ultra-low)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
so problem behoben, musste lediglich "Projekt/Cleanup Project Files" 
ausführen...

Autor: lkmiller (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Und ich sach' noch: Werner fohr nich mit hunnert inne Tiefgarasche.

Siehe meine erste Antwort:
:
:
Schon gemacht:
Cleanup Projekt.
Rerun All.
:
:
:

Autor: FPGAtor (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Guten Tag!

ich habe immer wieder mit ISE 10.1 das gleiche Problem!
Project Cleanup hilft leider auch nicht.
Nur Neues Projekt erstellen und Sources importieren :(

MfG

Autor: Christoph (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ja, das kenne ich auch.

Cleanup Project files hilft, wenn er das *.UCF nicht aktualisiert 
(Ports, timing...), aber ich hatte z.B. auch Probleme mit einer PLL, da 
half auch nur neues Projekt erstellen und die Sourcen importieren bzw. 
dann PLL neu machen... hoffentlich ist das in SP2 behoben!

Gruß,
Christoph

Autor: TM (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich mach bei sowas immer make clean ;-)

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.