Forum: FPGA, VHDL & Co. Projekt von ISE 6.1 auf 8.1 - nichts geht mehr?


von Eman (Gast)


Lesenswert?

Hi,

hab hier ein altes Design (mit ISE 6.1 gemacht) mit mehreren Cores 
(Adder, Comparer, SP und DP-RAMs, welches ich jetzt auf der ISE 8.1 
weiterbearbeiten wollte. Das Importieren ging noch einwandfrei, aber bei 
der Synthese erscheint neben dem "Synthesize-XST"-Button ein 
Error-Symbol, aber in der Console steht absolut nichts. Keine Meldung, 
gar nichts. Außerdem ist es nicht möglich, eine der vhdl-Dateien mittels 
Testbench und Modelsim zu testen, obwohl dieses Modul nichts mit all den 
Cores zu tun hat. Wenn ich auf "Simulate Behavioral Model" klicke, kommt 
kurz das drehende "Ichmachwas"-Symbol und das wars.
Entferne ich nun alle Cores, dann geht es, Synthese startet, und auch 
die Simulation geht. Also dachte ich, ich erstelle die Cores neu, habs 
gemacht, gleiches Ergebnis, wieder Fehler. Kann mir jemand erklären, 
woran das liegen könnte?

von Rick Dangerus (Gast)


Lesenswert?

Ja, ohne konkrete Fehlermeldung wird es echt schwer.
Versuche doch mal ein neues Projekt anzulegen und füge dann alle Dateien 
manuell hinzu.

Rick

von Eman (Gast)


Lesenswert?

Das habe ich auch noch probiert, führte aber leider zum gleichen Fehler, 
nachdem ich die Cores manuell hinzufügte.
Ich habe aber mittlerweile einen alten Rechner mit 6.1 aufgetrieben und 
bearbeite halt damit.
Danke trotzdem :)

von Christian R. (supachris)


Lesenswert?

Hast du denn das Projekt vom CoreGenerator auch neu angelegt?

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.