opencores uart 16550

[ono (Gast)]

Hallo,

ich habe mal eine Verständnisfrage zu o.a. Core.
Ich möchte zunächst, wie in der Doc beschrieben, die Initialisierung 
durchführen. Dazu muss ich ja die verschiedenen Register ansprechen.

Aber welches Port muss ich benutzen, um nun in das mit der Adresse 
ausgewählte Register zu schreiben: wb_dat_i?. Ist ja das einzige das man 
beschreiben darf.

Hier mal ein kurzer Auszug, der mein Problem zeigt (geht das so?):

case uart_state is
        when reset =>
          rst <= '1'; --reset des uart
          uart_state <= init_0;
        when init_0 =>
          adr <= "011"; --line control reg
          dat_i(7) <= '1';
          uart_state <= init_1;
        when init_1 =>
          adr <= "000"; --divisor latch LSB
          dat_i <= "00110000";
          uart_state <= init_2;
        when init_2 =>
          adr <= "011"; --line control reg
          dat_i(7) <= '0';
          uart_state <= operate;
        when operate =>
          adr <= "000";
          ...

[Achim (Gast)]

Der UART wird über einen Wishbone Bus angesteuert. Die Spezifikation des 
Wishbone Bus findest du auch auf opencores.org. Da ist beschrieben 
welche Signale du wie und wann ansteuern musst um Daten mit dem UART 
auszutauschen.