Eagle: TI HTSSOP Package: wie das thermal Pad?

[jojansen (Gast)]

Moin,
ich baue mir gerade mit Eagle 5.1 ein device für den TLC5940 (TI) im 
Gehäuse THSSOP. Das hat mittig eine recht große Kühlfläche von ca. 
6,4x2,3mm. Mit SMD kann ich ein so großes Pad machen, aber habe gerade 
keine Idee, wie ich zur Wärmeabfuhr mit Durchkontaktierungen auf die 
Unterseite komme. Ich hatte vor, 4-6 Durchkontaktierungen in der Zone 
unterzubringen, zum einen um das ganze noch per Hand löten zu können und 
um die Wärme durch die mit Zinn gefüllten Durchkontaktierungen besser 
abführen zu können.
Hat Jemand einen Denkanstoß für mich?
:-) Johannes

[Daniel P. (ppowers)]

Schau mal, ob Du ein Via mit mindestens 1 mm Innendurchmesser in das Pad 
setzen kannst (siehe Beispielabbildung). Dann kannst Du das Thermalpad 
von der Platinenrückseite aus nach dem Verlöten aller anderen Pads auf 
der Platinenvorderseitemit einer entsprechend dünnen Lötspitze und einer 
ordentlichen Portion Lötzinn erreichen. So klappt das jedenfalls bei mir 
mit Thermalpad-Packages.
Eagle zeigt dort natürlich dann eine DRC-Warnung an, mit der man halt 
leben muß...

gruß
daniel

[fat.wombat (Gast)]

... D=1mm ist viel zu viel, da bleibt vom Pad selbst nichts übrig. Bei 
mir tun`s auch 0.5mm, das Zinn fliesst locker dadurch und verlötet das 
Pad (voraussgesetzt, dass alles gut erwärmt wird).

[Simon K. (simon)]

Daniel P. wrote:
> Schau mal, ob Du ein Via mit mindestens 1 mm Innendurchmesser in das Pad
> setzen kannst (siehe Beispielabbildung). Dann kannst Du das Thermalpad
> von der Platinenrückseite aus nach dem Verlöten aller anderen Pads auf
> der Platinenvorderseitemit einer entsprechend dünnen Lötspitze und einer
> ordentlichen Portion Lötzinn erreichen. So klappt das jedenfalls bei mir
> mit Thermalpad-Packages.
> Eagle zeigt dort natürlich dann eine DRC-Warnung an, mit der man halt
> leben muß...
>
> gruß
> daniel

Es geht aber auch ohne Warning, wenn ich mich nicht irre: Nimm als 
VIA-Shape einfach ein Rechteck, dann brauchst du das Pad nicht mehr. 
Wenn du das Thermal Pad als Pin am Device hast, legst du halt statt dem 
Pad ein Pin, mit den gleichen Parametern wie beim VIA.

[caruso (Gast)]

Hallo,

hier geht es um ein Problem, welches ich auch gerade habe. Ich erstelle 
mit Eagle ein Layout für eine Platine mit einem QFN-Chip, der ebenfalls 
eine Kühlfläche unter sich hat (die ich mit GND auf den unteren Lagen 
verbinden möchte). Die Platine soll bei einem professionellen 
Platinenhersteller (PCB Pool, Leiton...) gefertigt werden, das mache ich 
also nicht selber.

Platinenlayout ist noch ein wenig Neuland für mich, von daher bitte ich 
schonmal um Entschuldigung für die nun folgenden eventuell dummen und 
doppelten Fragen...


- Wenn ich ein Via (Durchmesser 2-3mm wären möglich) dorthin setze, 
lässt sich dieses nachher gut verlöten? Damit meine ich vor allem: Wird 
das Lötzinn auch vom "Inneren" des Vias aufgenommen? Ich möchte ja 
schließlich eine Verbindung Masse-Pad zu Zwischenlayer.

- Wenn ich ein Via auf dieses Pad setze, meldet Eagle im DRC einen 
"Overlap"-Fehler. Wenn ich meinem Platinenhersteller nun die BRD-Datei 
zur Fertigung schicke, kann der die Platine trotzdem fertigen (mit dem 
von mir gewünschten lötbaren Via im Masse-Pad)? Oder kann es wegen eines 
solchen Overlap-Fehlers zu Problemen oder unerwünschten Ergebnissen 
kommen?



Danke für jede Hilfe!

[Falk B. (falk)]

@  caruso (Gast)

>- Wenn ich ein Via (Durchmesser 2-3mm wären möglich) dorthin setze,

Fällt der Chip durch ;-)
Das ist viel zu viel. Setz lieber mehrere kleine Vias mit ca. 0,5mm 
Durchmesser. Dort bekommt man gut Wärme und Lötzinn rein.

>zur Fertigung schicke, kann der die Platine trotzdem fertigen (mit dem
>von mir gewünschten lötbaren Via im Masse-Pad)?

Ja.

MFg
Falk

[caruso (Gast)]

Vielen Dank @ Falk!
Das hilft mir schonmal weiter.