Timing für auslesen der Pixelwerte für PAL Signal

[Gast (Gast)]

Hallo,

ich erzeuge mit einem FPGA die PAL-Signale. Jetzt habe ich aber das 
Problem, dass das erzeugte Testbild leider nur verkrisselt ist. ICh will 
eigentlich nur ein grünes Testbild erzeugen. Wie muss ich denn das 
Auslesen des Zeilen Buffer timen, so dass die Pixelwerte zur richtigen 
Zeit ausgelesen werden. Momentan starte ich den Auslesecounter wenn 
derBlankimpuls (front Porch, Back Porch + H_sync).
Aber das scheint nicht ganz richtig zu sein. Kann mir da jemand weiter 
helfen????

DANKE

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> ich erzeuge mit einem FPGA die PAL-Signale...
> ...dass das erzeugte Testbild leider nur verkrisselt ist.
Welche Hardware (FPGA-Hersteller/Typ; DAC Herstller/Typ)verwendest du?
Beschreibe doch bitte deinen Aufbau etwas genauer.
Und/Oder mal eine kleine Skizze.
Und/Oder poste den Quellcode...

[Gast (Gast)]

ICh verwende ein Virtex 4 ENtw. Board ML402, Video DAC ADV7125.
Ich generiere das Horizontal und Vertikaltiming in einem System 
Generator Model.

[Bernd G. (Gast)]

Kennst du die Xilinx AppNote 514?
Da steht alles lang und breit zu digitalem Audio und Video drin. Auch 
die Timing-Infos zu PAL und NTSC (Vorsicht: Zeilen werden in PAL und 
NTSC verschieden gezählt!).

[Gast (Gast)]

Wo finde ich denn die APP Note 514???
 Bei Xilinx habe ich die nicht gefunden.

[Anonymous (Gast)]

Ing.s die keine Appnotes finden können.... :-(

http://www.xilinx.com/support/documentation/application_notes/xapp514.pdf