www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Erstellen einer EDF (EDIF) Datei ?


Autor: amin (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich möchte DDR-Ram Controller aus folegenden Referenzdesign von Xlinx 
benutzen: 
http://www.xilinx.com/products/devboards/reference...

Jedoch würde ich gerne die controller.v für meine bedürfnisse anpassen. 
Nun werden in diesem Referenzdesign jedoch alle Dateien zu so einem edf 
File zusammengefasst und letztendlich wird nur noch dieses eingebunden.

Jetzt würde ich gerne wissen, wie man so ein edf File erstellt, bzw. 
womit. Im Refernezdesignt ist ein eigener Projektordner (siehe Anhang) 
dafür drin, aber keine Erklärung wie das funktioniert.

Kann mir da eventuell jemand helfen ?

Autor: amin (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

mit dem Anhang hat leider nicht geklappt.
Kann man aber im Referenzdesign unter VSK_v2_Pcores\ddr_controller_edf 
finden.

Autor: jm (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Edf ist die Netzliste. Die wird bei der Synthese erstellt.

Autor: amin (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke erstmal für die schnelle Antwort.

Also die normale Netzliste ist doch die ngc. Aber in der edf stecken, 
jedoch mehr Informationen drin und braucht daher ja auch nicht mehr die 
verilog files.
Ich bin was die ISE angeht leider wirklich alles andere als ein Experte, 
ich arbeite eigentlich nur mit der EDK sowie dem SystemGenerator und dem 
CoreGenerator.

Aber Du meinst ich muss einfach die Verilog Files in der ISE öffnen und 
synthetisieren ?

Autor: jm (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
edf und ngc sind beides netzlistentypen

ngc ist was binäres von xilinx

edf ist noch selbst vhdl (oder verilog)

Ob ISE auch noch edf erstellen kann, musst du mal bei den Optionen der 
Synthese schauen. Im core generator ist es zumindest auswählbar.

Autor: Mathi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> edf ist noch selbst vhdl (oder verilog)

Das ist nicht richtig. Edif ist ein standardisiertes Format um Daten 
zwischen EDA-Tools auszutauschen.

Autor: Duke Scarring (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ngc2edif --help (Xilinx ISE)

Duke

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.