www.mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik Atmega und hohe serielle Baud-Raten


Autor: Snowyrain (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich lasse hier einen Atmega16L (8Mhz) über die USART mit einem FPGA 
kommunizieren. Das lief auch sehr gut. Jetzt send ich mit 1Mbit, der 
ATmega empfängt alles richtig, der FPGA allerdings nicht. Ich empfange 
mit dem FPGA genau in der Mitte eines Bits. Die Sim und das Oszy zeigen 
auf den ersten Blick nichts auffälliges. Der gleiche FPGA-Code läuft mit 
einem anderen Device sehr gut. Kann es sein, das der Atmega 
Auffälligkeiten bei hohen Übertragungsraten hat?

Gruß

Snowyrain

Autor: vielleicht so (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Nein, eigentlich nicht.

Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
nö,

sag doch mal was zur Eingangskapazität Deines FPGA.

Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ich meine mich:

mann soll erst nach Nachdenken bevor man zu Tastatur greift.

8Mz getaktet und 1MBit?

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Carsten (Gast)

>mann soll erst nach Nachdenken bevor man zu Tastatur greift.

Nicht wahr . . .

>8Mz getaktet und 1MBit?

Schon mal was vom Double Speed Modus gehört . . .

Autor: spess53 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi

8MHz Quartz oder interner Oszillator?

MfG Spess

Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Datasheet M8

>Table 62. Examples of UBRR Settings for Commonly Used Oscillator >Frequencies 
(Continued)

Ich glaube, das ist auch durch einen ext. Quartz nicht beherschbar.
Das geht warscheinlich nur mit einer gemeinsamen Taktquelle!

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Carsten (Gast)

>Ich glaube, das ist auch durch einen ext. Quartz nicht beherschbar.
>Das geht warscheinlich nur mit einer gemeinsamen Taktquelle!

Käse. Informier dich mal über RS232.

Autor: Snowyrain (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi,

Atmega läuft mit 8MHz und dieser USart Taktverdopplung. Der FPGA läuft 
mit 50Mhz. Ich werde dann wohl im FPGA nen Fehler haben.

Vielen Dank

Snowyrain

Autor: B e r n d W. (smiley46)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wie lange sind die Leitungen?
Gibt es Pegelwandler dazwischen?
Laufen die Leitungen parallel und sehr eng zusammen ohne Masse 
dazwischen?
Gibt es noch andere Signale (Übersprechen)?

Autor: Snowyrain (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi,

was ich noch vergessen habe, es ist immer nur das LESB das Probleme 
macht.

Gruß

Snowyrain

Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Falk

http://atmel.com/dyn/resources/prod_documents/doc2486.pdf

Seite 161 Tabelle 62 ÜBERSCHRIFT

>Examples of UBRR Settings for """"Commonly Used Oscillator Frequencies""""

und bitte nicht so, so nicht! :)

Autor: Snowyrain (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

Länge der Leitungen ca. 7cm, keine Pegelwandler, fliegend verdrahtet. 
Alles über 3,3V. Es wird nur gesendet oder empfangen. Sonst weiter 
nichts in der Nähe (Stromkabel, Geräte, Monitore, usw ...)

Gruß

Snowyrain

Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Snowyrain

list Du endlich mal das Datenblatt des M8!

Autor: Stefan Ernst (sternst)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Carsten wrote:
> @ Snowyrain
>
> list Du endlich mal das Datenblatt des M8!

Was soll das? Mit 8 MHz sind 1 MBit definitiv möglich. Und das steht 
auch auf der von dir angegebenen Seite.

Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ja mit zwei Strichen! :) und aus eine Tacktquelle versorgt!

lautes lach!

Autor: Falk Brunner (falk)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
@  Carsten (Gast)

>http://atmel.com/dyn/resources/prod_documents/doc2486.pdf
>Seite 161 Tabelle 62 ÜBERSCHRIFT

Ja eben. Und was lesen wir dort?

Siehe Anhang. Mit 8 MHz sind 1 Mbit/s super genau mit 0% Fehler machbar. 
Welch Wunder.

Aber mit 50 MHz und der klassichen 16/8 fach Überabtastung wird das 
knapp, um nicht zu sagen es geht nicht. Denn der Frequenzfehler beträgt 
dann 4,2% :-0

AVR-Tutorial: UART

Muss man halt umbauen auf 10fach Überabtastung, dann passt es wunderbar.

MFG
Falk

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Carsten (Gast)

>ja mit zwei Strichen! :) und aus eine Tacktquelle versorgt!
>lautes lach!

Sind deine Pillen am Wochenende plötzlich alle gewesen . . . ?

Besorgte Grüsse
Falk

Autor: Stefan Ernst (sternst)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Carsten wrote:
> ja mit zwei Strichen! :) und aus eine Tacktquelle versorgt!
>
> lautes lach!

Du musst auch mal in der richtigen Spalte nachsehen!

Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Du musst auch mal in der richtigen Spalte nachsehen!

wenn das in einem fliegenden Aufbau geht, fress ich eine Besen!
Außerdem hat er noch nichts zur Eingangkapazität gesagt.

Autor: Stefan Ernst (sternst)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Carsten wrote:

> wenn das in einem fliegenden Aufbau geht, fress ich eine Besen!

Ach, du meinst also, dass es deswegen nicht geht? Warum hast du ihn dann 
so eindringlich aufgefordert, das Datenblatt zu lesen? Steht in deinem 
Datenblatt auf Seite 116 etwa was dazu?

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Carsten (Gast)

>wenn das in einem fliegenden Aufbau geht, fress ich eine Besen!

Na dann hol schon mal das Besteck raus . . .

>Außerdem hat er noch nichts zur Eingangkapazität gesagt.

Klar, FPGAs haben so tierisch hohe Eingangskapazitäten, dass 1 MBit/s 
nicht mehr machbar ist. Is schon gut, du kannst ja nix dafür . . .

Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
hab ich, dass ist die lezte Tabellenzeile (Werte nur mit mit
Hardwaretricks und mit Fehler von Null(Frequenzabweichung))
des Herstellers, da sollte
jeder nachdenklich werden!

Wer so Schaltungen aufbaut, den hohlt die Realität in der Serie ein.

lautes lautes Lach.

Autor: B e r n d W. (smiley46)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das geht im fliegenden Aufbau oft besser, als später auf der Platine.

@Carsten
Ich würde den (alten) Besen spenden. ;)

Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hay Falk Brunner

ich werd noch nicht ausfallend,

aber vor dem FPGA ist mindestens ein Stück Leiterzug
auf einer Platine, evtl eine Klemme, ein Stück Draht
oder ein Falk.

Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Bernd Weeber

die Erfahrung hab ich auch schon gemacht!
aber ich möchte reproduzierbar
meinen Besen zur Nahrungseränzung.

:)

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Carsten (Gast)

>hab ich, dass ist die lezte Tabellenzeile (Werte nur mit mit
>Hardwaretricks und mit Fehler von Null(Frequenzabweichung))

Welche Tricks? Du hast RS232 nicht wirklich verstanden.

>des Herstellers, da sollte jeder nachdenklich werden!

Nö.

>Wer so Schaltungen aufbaut, den hohlt die Realität in der Serie ein.

Naja, DEINE "Realität" ist sowieso einen Andere . . .

>lautes lautes Lach.

Also doch, deine Pillen sind alle. Armer Carsten.

Autor: Stefan Ernst (sternst)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Carsten wrote:
> hab ich, dass ist die lezte Tabellenzeile (Werte nur mit mit
> Hardwaretricks und mit Fehler von Null(Frequenzabweichung))
> des Herstellers, da sollte
> jeder nachdenklich werden!

Oh Mann, Du solltest endlich mal das Datenblatt lesen. Die dort 
angegebene Frequenzabweichung ist die, die sich bei der jeweiligen 
Einstellung ergibt, nicht die, die maximal zulässig ist.

Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Stefan Ernst

Du hasts geschafft.

Deine Schaltung läuft!

Autor: B e r n d W. (smiley46)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ Carsten
>Besen zur Nahrungseränzung.
Ich kann den in kleine Stücke sägen. Ist als Diät für ca. 1 Monat 
geeignet.

Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
gins Carsten

Autor: Snowyrain (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi,

was habe hier den losgetreten. Der Empfangsteil läuft ohne Takteiler, 
dafür mit einem Zähler. Die Abweichung sollte entsprecht extem gering 
sein. Ich nutzte Pegel von 3,3V (auch für die Signal-Leitungen). Wenn 
etwas durcheinander ist, dann das LSB. Ich muss mal sehen, was da schief 
laufen könnte. Wenns das MSB wäre, würde ich denke, da passt etwas vom 
Timing nicht. Die letzten Bist werden korrekt empfangen und auch an der 
passenden Bitstelle gespeichert. Aber ich denke das hier ist dafür das 
falsche Forum.

Gruß

Snowyrain

Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Ich nutzte Pegel von 3,3V

auch als Ub für den M8?

Carsten

Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
bevor Du mich wieder angehst der M8L läuft ab 4,5V
an 8Mhz stabil!

RDFD

Autor: spess53 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi

@Carsten

Heute nicht so richtig drauf? Lt.erstn Post benutzt Snowyrain einen 
Atmega16L

MfG Spess

Autor: Carsten (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke spess53,

der M16L ist der größere Bruder des M8L,
mit vergleichbaren elkt. Eigenschaften.

Autor: Stefan (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Snowyrain:

kann es sein, dass Du für das Startbit nur eine komplette Bitzeit 
wartest?
Damit die nachfolgend gesampelten Bits in der Mitte abgetastet werden, 
musst Du nach dem Erkennen des Startbits 1,5 Bit-Zeiten warten bis zum 
Abtasten des ersten Nutz-Bits.

(Das Startbit wird vom FPGA am Bit-Anfang detektiert, an der 
High-Low-Flanke. Alle weiteren Bits sollen in der Mitte gesampled 
werden).

Auf Seiten des ATmega kann ich mir keine Probleme vorstellen; ich habe 
so hohe Baudraten auch schon ohne Probleme - und ganz ohne Besen - 
verwendet.
Die einzigen Probleme auf der ATmega-Seite ergeben sich beim Empfang, 
wenn der RXD-IR von anderen IRs blockiert wird.

Gruß, Stefan

Autor: Bensch (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> aber vor dem FPGA ist mindestens ein Stück Leiterzug
auf einer Platine, evtl eine Klemme, ein Stück Draht
oder ein Falk.

Ja und? Ich wusste garnicht, dass 1 MHz schon Hochfrequenz ist. Bei mir 
ist das noch Gleichspannung....

Eingangskapazität bei einem 50MHz-Teil - und dann macht 1MHz Probleme?
Herr, wird Hirn vom Himmel!

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.