Forum: FPGA, VHDL & Co. wave vector in Quartus


von Mido M. (mido80)


Lesenswert?

hallo leute
ich habe ein State machine im VHDL geschrieben. mein Frage ist.
wie kann ich ein Signal im wave vector darstellen, damit im Simulation 
zu sehen, in welchem Zustand der State machine ist?

danke im voraus.

von Gast (Gast)


Lesenswert?

Im WAVE FEsnter meinsts Du sicher: Als Textvariable z.B., die Du einem 
Signal in der FSM zuordnest. Ist für die Simulation sehr gut und wird 
von der Synthese wegekillt, da nirgendwo benutzt.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.