counter implementierung, RTL Viewer zeigt nichts an

[daniel (Gast)]

Hallo,

unten ist meine Counter Implementierung.
Syntax Check ist erfolgreich, aber wenn ich mir anschauen will
was xst daraus synthetiesiert hat, dann zeigt mir RTL Viewer
nur die Ein/Ausgänge der Entity. Was mache ich in meinem Design falsch?

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use ieee.numeric_std.all;

entity counter is
  port(clk: in std_logic;
  cnt: in std_logic;
  rst: in std_logic;
  val: out unsigned(3 downto 0));
end counter;

architecture impl1 of counter is
  signal tmp: unsigned(val'range);
begin
  process(clk, clk)
    variable lock: bit;
  begin
    if rst = '1' then
      tmp <= "0000";
    end if;
    if clk = '1' and clk'event then
      if cnt = '0' then
        lock := '0';
      else
        if lock = '0' then
          lock := '1';
        end if;
        tmp <= tmp + 1;
      end if;
    end if;
  end process;
  val <= tmp;
end impl1;

[Volker (Gast)]

>>dann zeigt mir RTL Viewer nur die Ein/Ausgänge der Entity.

Auf dieses Symbol schon mal einen Doppelklick mit dem Mauszeiger 
gemacht?

[daniel (Gast)]

ja, es wird eben nur eine horizontale Linie angezeigt => keine
Register, Addierer oder ähnliches

[Mike (Gast)]

Setzte mal rst in die Sensitivity-List rein.

Eventuell verwirrst du die Software auch mit dem asynchronem Reset. 
Versuche den mal mit if ... then ... else einzubauen.

[daniel (Gast)]

    if rst = '1' then
      tmp <= "0000";
    elsif clk = '1' and clk'event then --<<--
      if cnt = '0' then
        lock := '0';
      else
        if lock = '0' then
          lock := '1';
        end if;
        tmp <= tmp + 1;
      end if;
    end if;

das richtige scheint dieses template zu sein
die Änderung ist in der << Zeile.

Kann es sein, dass ISE Probleme hat unsigned durch die
Synthese zu ziehen?

[Mike (Gast)]

Nur ein Teil der Dinge die du in VHDL beschreiben kannst ist auch in 
Hardware umsetzbar. Eigentlich sollte ISE dann aber auch eine Warnung 
ausgeben...

In der Anleitung gibt es ggf. ein paar Hinweise was geht.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> Syntax Check ist erfolgreich...
Das bedeutet nur, dass du keine groben Tippfehler im Design hast.

Deine Beschreibung ist wirklich in keinem Lehrbuch zu finden:

    if rst = '1' then
        :
    end if;
    if clk = '1' and clk'event then
       :
    end if;

Aber man kann gar nicht alle Fehler selber machen. Und diese 
Beschreibung eines synchronen Prozesses wäre mir nie in den Sinn 
gekommen. Denn durch diese zwei unabhängigen if-Bedingungen wird die 
Reset-Logik komplett invertiert. Hier steht quasi:

    if clk = '1' and clk'event then 
      :
    elsif rst = '1' then     
      :
    end if;

Und das es hier den Synthesizer raushagelt ist klar, denn der rechnet 
niemals mit einer Beschreibung, in der ein Takt Vorrang vor einer 
Reset-Bedingung hat. Mir will auch partout kein Bauteil einfallen, mit 
dem sowas realisierbar wäre. Die Syntax ist ok und simulieren lässt sich 
sowas schon.

Ich erhalte in beiden Fällen den selben Fehler (mit ISE 8.2):
> Analyzing Entity <counter> in library <work> (Architecture <impl1>).
> ERROR:Xst:827 - "D:/FPGA_Projects/irrercounter/irrcnt.vhd" line 15:
> Signal tmp cannot be synthesized, bad synchronous description.

Am ehesten könntest du noch schreiben:

  process(clk, clk)
    variable lock: bit;
  begin
    if clk = '1' and clk'event then  ---< Takt
      if cnt = '0' then
        lock := '0';
      else
        if lock = '0' then
          lock := '1';
        end if;
        tmp <= tmp + 1;
      end if;
    end if;
    if rst = '1' then                ---< Reset hat Priorität
      tmp <= "0000";
    end if;
  end process;

denn dann hat der Reset wieder Priorität gegen den Takt und das Ganze 
ist synthetisierbar ;-)

BTW: statt
>> clk = '1' and clk'event
schreibt man schöner
>> rising_edge(clk)
denn damit werden auch andere Ausgangsbedingungen abgefragt.

[Nephilim (Gast)]

ach und der form halber würde ich sagen, ein "clk" in der 
sensitivitätsliste reicht eigentlich auch aus