Forum: FPGA, VHDL & Co. Widerstände im FPGA als Abschluss nutzen?


von Bustle (Gast)


Lesenswert?

Hallo ihr,

im Constrains file kann ich ja Widerständen einzelnen IOs zuordnen. Ist 
dies auch über die Logik möglich?

Hintergrund ist der...
...mehrere FPGAs kommunizieren über differenzielle IOs und nur der 
letzte in der Reihe sollte die Abschlusswiederstände bereitstellen.

Danke, Gruß,
Bustle

von Morin (Gast)


Lesenswert?

> Ist dies auch über die Logik möglich?

Meines Wissens nach kannst du die Widerstände in den HDL-Dateien an- 
oder ausschalten, indem du die IOBs explizit instanziierst, und dann 
über Generic-Parameter angibst, was du genau haben willst. Das hat dann 
aber den gleichen Effekt wie bei Constraints, also insbesondere kannst 
du die Widerstände nicht im laufenden Betrieb dazu- oder wegschalten.

von Bustle (Gast)


Lesenswert?

...mmh, ich bräuchte es im laufenden Betrieb.

Falls jemand hier noch was einfällt oder meine Frage nicht ganz 
eindeutig ist, wäre ich über einen Hinweis froh.

von Falk B. (falk)


Lesenswert?

@  Bustle (Gast)

>...mmh, ich bräuchte es im laufenden Betrieb.

Geht AFAIK nicht.

Wenn deine FPGAs nicht steckbar auf Modulen sind ist das auch unnötig. 
Und wenn doch, dazu hat der liebe Gott einen steckbaren Terminator 
erfunden ;-)

MFG
Falk

von Bustle (Gast)


Lesenswert?

Danke

von Gast (Gast)


Lesenswert?

Zweiten Pin parallel, der einen Terminator steuert.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.