www.mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik flankengetriggerten D-flip-flop


Autor: Dorra Baccar (dozodz)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Zusammen,

hat jemand ein Ersatzschaltbild von einem flankengetriggerten 
D-Flip-Flop???(3 Eingänge: 1 für D, 1 für clk und 1 für Reset)


Danke

Autor: Rufus Τ. Firefly (rufus) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
TI im Datenblatt eines passenden 74xx-Bausteines?

Autor: Matthias Lipinsky (lippy)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
WIe soll denn das Ersatzschaltbild ausseen?

Als Schalplan mit Transistoren? Mit Gattern?
Als VHDL?

Autor: Dorra Baccar (dozodz)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mit Gattern.

ich brauche es für ein Xilinx system generator Model.

Autor: Matthias Lipinsky (lippy)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
So kenne ich den Aufbau:


 D                                     J    .---.     _
---------o----------------------------------|&  |     S     .---.
        \|/                                 |   |O----------|&  |
                                          .-|   |           | 
|O--o----Q
      .---.    .---.    .---.             | '---'        .--|   |   |
Clk .-|&  |  .-|&  |  .-|&  |     .---.   |              |  '---'   |
---oo |   |O-o |   |O-o |   |O----|&  |  C|              |          |
   |'-|   |  '-|   |  '-|   |     |   |---o              >====x=====<
   |  '---'    '---'    '---'   .-|   |   |              |          |
   |                            | '---'   |              |  .---.   |
   '----------------------------'         | .---.        '--|&  |   | 
_
                .---.                     '-|&  |     R     | 
|O--o----Q
        (D)   .-|&  |                  K    |   |O----------|   |
         >----o |   |O----------------------|   |           '---'
              '-|   |                       '---'
                '---'
                                                     |<------ RS-FF 
------->|
                                       |<------------- JK-FF 
-------------->|
 |<----------------------------------- D-FF 
------------------------------->|

Aber für VHDL gibt es sicherlich geeigneten QUellcode.
signal q: std_logic;
 
process(clk)
begin
  if rising_edge(clk) then
    q <= d
  end if;
end process;

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.