XST: synthesis report, safe implementation

[daniel (Gast)]

...
Safe Implementation                : No
...

what the heck does it mean?

ich erinnere mich etwas über die hazardfreie Implementierungen
gelesen zu haben, wo es im grunde darum geht durch geschickte
Gatteranordungen glitches zu vermeiden.
So eine Logik ist meistens nicht kombinatorisch minimal, es
enthält also Redundanz, die nicht vom Optimierer entfernt werden darf.

Das ist meine Interpetation von Safe Implementation.
Das würde bedeuten, dass glitches im Design vorkommen dürfen.

grüsse, daniel

[Morin (Gast)]

> Das ist meine Interpetation von Safe Implementation.

Die ist falsch. Es handelt sich um einen Schalter zur Implementierung 
von Zustandsautomaten.

Bei der normalen Implementierung werden zusätzlich zu den von dir 
angegebenen Zuständen weitere eingefügt, die aber nie eintreten 
sollen(*). Eine besonders sichere Implementierung (eben dieser 
Safe-Schalter) fügt Übergänge von den neu eingeführten Zuständen zu 
einem definierten Ausgangszustand ein. Wobei damit immer noch nicht 
gesagt ist, dass diese Übergänge sinnvoll sind, aber die Maschine bleibt 
garantiert nicht in einem nicht-beschriebenen Zustand hängen.

(*) Beispiel: Eine FSM mit 6 Zuständen benötigt mindestens 3 State-Bits 
und kann damit mindestens 8 reale Zustände annehmen, also wurden 8-6=2 
neue Zustände eingeführt. Bei One-Hot-Codierung werden es sogar noch 
mehr.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> wo es im grunde darum geht durch geschickte
> Gatteranordungen glitches zu vermeiden.
Es wird in Digitalschaltungen immer Glitches geben. Wichtig ist nur, das 
die nicht zum falschen Zeitpunkt passieren.

Nach einem Taktsignal ist kurz Unruhe im FPGA, bis der nächste 
Zählerstand berechnet oder der neue Zustand decodiert ist. Damit muß 
rechtzeitig vor dem nächsten Takt Schluss sein, damit die FF definierte 
Zustände übernehmen können.