Forum: FPGA, VHDL & Co. Statische Timing Analyse in Xilinx ISE WebPack??


Statische Timing Analyse in Xilinx ISE WebPack??
von Bernd (Gast)

Lesenswert?
• ▲
▼ 
Hallo

Ich habe mir ein EvalBoard gekauft und will mit dem WebPack etwas in die 
Welt der FPGAs kommen.

VHDL-Simulation und Synthese klappt super.
Allerdings würde ich nun gerne eine statische Timing-Analyse meines 
Designs durchführen. Ist sowas im WebPack möglich? Ich finde zwar 
Reports, die sich darauf beziehen (Timing Constraints und so) aber nix 
mit einer Post-Layout-Simulation...

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Statische Timing Analyse in Xilinx ISE WebPack??
von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite

Angehängte Dateien:
Lesenswert?
• ▲
▼ 
> Allerdings würde ich nun gerne eine statische Timing-Analyse meines
> Designs durchführen. Ist sowas im WebPack möglich?
Die wird erstellt, wenn du einen Run auf dem entsprechenden Zweig in P&R 
machst (Bild).

EDIT:
> VHDL-Simulation und Synthese klappt super.
Das Thema Timing-Constraints ist dir auch ein Begriff?

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Statische Timing Analyse in Xilinx ISE WebPack??
von Bernd (Gast)

Lesenswert?
• ▲
▼ 
Oh man....danke :)

Ich hab da immer so meinen Ablauf runtergespult ohne das mal genauer zu 
beachten.

Vielen Dank!

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.