Lowside switchen mit IRF7341

[Christoph S. (mcseven)]

Hallo *,

ich komm bei dem ganzen Lowside und P-Channel/N-Channel furchtbar 
durcheinander. Ich hab +12v, LED, IRF7341 und dann GND. Am Gate liegen
wahlweise +5V oder GND an. Kann mir jemand sagen, ob der in dieser
Konfiguration überhaupt vollständig durchschaltet und komplett sperrt
und wo genau (Drain/Source) ich die LED und Masse anklemmen muss?

+12V --- +LED- --- IRF7341 --- GND
                      |
                     Gate
                      |
                      +------- +5V / GND (Steuerspannung)

Danke, Christoph

[T. H. (pumpkin)]

Ja, der FET ist geeignet - der ist viel besser als nötig. "VGS(th)" 
liegt bei 1 Volt, also leitet der gut bei 5V (siehe Punkt 4.5 in [1], 
siehe auch Fig. 3, 6 und 7 im Datenblatt). Drain kommt an die LED, 
Source an GND. Vorwiderstand vor/nach die LED, fertig ist die Laube.

[1] 
http://www.powerdesigners.com/InfoWeb/design_center/articles/MOSFETs/mosfets.shtm

[Christoph S. (mcseven)]

Hi,

kewl Danke Dir. Wegen eines Design-Mißverständnisses (dachte, die LEDs 
müssen in der High-Side geschaltet werden) hab ich auch IRF 7314er 
P-Channel da liegen und dachte in meiner Blauäugigkeit, dass ich den 
auch in der Lowside betreiben kann und hab jetzt:

+12V --- +LED(inkl.R)- --- (S)IRF714(D) --- GND
                                (G)
                                 +--------- +5V/GND

Bei Gate=GND ist die LED voll an, aber es wird im Transistor ca. 150 mA 
verbraten, (0.68A direkt an Masse, 0.54A wenn über IRF geschaltet).

Bei Gate=+5V ist die LED halb an, obwohl der doch sperren müßte? Die 
VGSth liegt bei 0,7V, das sollte soch lockerst ausreichen? Oder steh ich 
da am Schlauch?

Erst bei +12V am Gate ist die LED ganz aus...

[T. H. (pumpkin)]

Ja, das macht Sinn was du da beschreibst. Der P-Kanal FET braucht -0.7V 
VGS (negative Spannung von Gate nach Source). Kann dein ansteuernder 
Treiber +12V?

[Christoph S. (mcseven)]

Nein, "Treiber" ist nur ein Prozessorpin mit 0V/+5V, Aber irgendwie 
versteh ich das immer noch nicht. Wieso macht der bei GND Potential 
nicht ganz auf und weswegen brauche +12V um ihn ganz zuzumachen?

[T. H. (pumpkin)]

Weil bei +12V am Gate die Gate-Source-Spannung 0V ist. Der FET sperrt 
also. Fährt man die Spannung am Gate von +12V auf 0V so fällt VGS (wird 
betragsmäßig größer) in den negativen Bereich. Der FET steuert also 
durch. Maximal wenn das Gate GND ist.