Forum: FPGA, VHDL & Co. ChipScope-Analyse bei nur teilweise clockenden Designs


von Paul (Gast)


Lesenswert?

Ich habe ein Design, welches vollkommen passiv läuft: Nur in seltenen 
Fällen wird ein DAtum auf dem Bus übergeben, wobei der Clk dann 
angeschaltet ist. Während 9/10 der Zeit ist der FPGA still. Er hat keine 
PLL.

Nun will ich mit ChipScope einige Bustransaktionen sehen, scheitere aber 
schon an der Erzeugung des Files, weil es ausser dem BUF-IN nirgendwo 
einen Clock gibt, den ChipSpoce nutzen könnte und eben jenen will ISE 
nicht routen.

Was ist zu tun?

von Duke Scarring (Gast)


Lesenswert?

Leg einen dummy-clk an. Die gewünschten Daten kannst Du dann immer noch 
über die "storage qualification" (o.ä.) aufzeichnen.

Duke

von Paul (Gast)


Lesenswert?

?????

von Duke Scarring (Gast)


Lesenswert?

Hat denn Dein FPGA gar keine Clock?

Duke

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.