www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Auswertung analoger Signale mittels FPGA


Autor: kkw (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich beschäftige mich seit kurzer Zeit mit FPGA Programmierung im Rahmen 
meiner Diplomarbeit. Dabei arbeite ich mit dem Cyclone 3 von Altera. Ich 
muss externe analoge Signale verarbeiten. Geht es eigentlich mit diesem 
FPGA ohne, dass man einen externen AD-Wanfler einbauen muss? Wie ist es 
überhaupt mit der Analogsignalverarbeitung auf FPGA Basis?

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Wie ist es überhaupt mit der Analogsignalverarbeitung auf FPGA Basis?
Ein FPGA ist ein LOGIK-Baustein.
ACTEL Fusion sind m.W. die einzigen, die einen 12-ADC mit drauf haben.

Sinnvoller (weil universeller) ist es i.A. einen externen ADC 
anzuschliessen und über den zu wandeln. Dann sind auch die anderen 
FPGA-Hersteller wieder mit im Boot. Weil du sowieso mit Altera 
arbeitest, bleibt dir die Auswahl und der anschluss eines AD-Wandlers 
kaum erspart.

Autor: ajax (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bei den Propeller Prozessoren von Paralax gibt es meines Wissens nach 
eine einfach Schaltung mit Widerständen und einem Kondensator um einen 
Sigma-Delta-Wandler zu realisieren. Das sollte sich eigentlich relativ 
einfach auf ein FPGA übertragen lassen.

Autor: ajax (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Ich muss externe analoge Signale verarbeiten.
Und dann waren da noch die Rahmenbedingungen:
- wie viele
- wie genau
- wie schnell
- wozu werden die verwendet

Autor: kkw (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich versuche hier eine Regelung auf dem FPGA zu implementieren. Es sind 
eigentlich drei analoge Signale (eins für jede Phase), die von den 
Istwertaufnehmern kommen zu  verarbeiten.
Es sollte schon mindestens ein 16-Bit Wandler sein und die 
Übersetzungszeit+Transferzeit unter 10us liegen.

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> ... mindestens 16-Bit Wandler ...
Die Konkurrenz schafft das mit weniger  ;-)

Autor: Andreas F. (chefdesigner)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
kommt drauf an, wenn die signale eine hohe Dynamik besitzen und im Mist 
gemessen werden muss ...

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.