Wie generiere ich mit einem FPGA einen Sinus mit einstellbarer Frequenz ? Ok, Sinus kann ich z.B. über eine Tabelle oder ein Polynom erzeugen. Das auf dem Board vorhandene Taktsignal kann ich jedoch nur durch feste Teiler teilen z.B. 50MHz durch 1,2,3 usw. Wie erhalte ich dazwischenliegende Frequenzen ?
Indem du mit einem Timer/Counter den Zeitabstand zweier Tabelleneinträge und somit die Frequenz festlegst.
Stichwort: DDS Falls du einen Xilinx FPGA verwendest, schau dir mal den Coregen an, der erstellt einen DDS Core mit einstellbaren Parametern.
Hallo Mario Und woher nehme ich den Timer/Counter ? Den leite ich aus dem Takt über einen Taktteiler ab. Siehe vorheriges Posting.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.