Hallo, wir wollen eine neue Layoutsoftware anschaffen, mit der man unter anderem auch Layout´s für Intel Atom Prozessoren bewältigen kann. In die nähere Auswahl ist inzwichen der Altium-Designer und Cadence-Allegro gekommen. Allegro kann´s, ist aber mit weit über 30K € (wir wollen ca. 1,5 Plätze damit ausrüsten, sprich einen Platz für High-Speed Design und einen normalen Areitsplatz) eigendlich zu teuer für uns. Für Altium spricht für mich (dem Layouter), die 3D Schnittstelle.... ist schon richtig gut. Hab die 30-Tage Testversion und das ist schon richtig gei.... Kann mir vieleicht jemand seine Erfahrung schildern... falls vorhanden. Danke schon einmal und Ciao.
Ich kenne nur Altium Designer und denke, er kanns! Allerdings habe ich selbst noch nie solch komplexe (auch wegen Laufzeiten, etc.) Designs gemacht. AD ist sehr leistungsfähig und nach einiger Einarbeitung sehr flüssig und effizient zu bedienen. Läuft i.A. sehr stabil, was allerdings nervt, sind kleine, in dierser SW-Klasse unerklärliche, inakzeptable und letztendlich unnötige Bugs. Z.B. darf man in den (Footprint-)Libraries den Bauteilen keine zu langen und über zu lange Strecken (ca. 20 Zeichen) identische Namen geben, sonst vermurkst man die Library! Es erscheinen dann beim Speichern seltsame Fehlermeldungen und andere komischen Effekte... Sowas wird natürlich nirgends erwähnt und nervt gewaltig! Allerdings bin ich fast überzeugt, dass auch Cadence solche Krankheiten hat... Ich würde den AD kaufen, hätte ich das Geld! (Meine Version bezahlt mein Chef ;-) Grüsse rayelec
Hier an der Uni werden noch viel komplexere Sachen mit Altium gemacht - 20 Lager mit paar FPGAs (Virtex 4 und 5)...
Hi, ich weiß, Altium ist schon sehr gut, darum kam es ja auch in die engere Auswahl. Aber ich meine einige wichtige Dinge, die für ein "Atom" Layout wichtig sind, kann es nicht. Darum würde ich ja gerne einmal die Meinung einens Allegro Users hören. Kann Altium denn auf unterschiedlichen Lagen die Impedanzen einhalten? Auf einer Seite ja, dass können viel Programme aber dynamisch beim routen die Leitebahnbreite und -abstand so anpassen, das die Impedanz immer stimmt, da wird es schon eng, oder hab ich das bei meiner Altium-Demo nur nicht gefunden? Ciao
Sollte bei Altium eigentlich auch gehen, ich habe es aber auch noch nicht getestet. In diesem Artikel: https://wiki.altium.com/display/ADOH/Impedance-Controlled+Routing steht: "As you route the board and change layers, Altium Designer will automatically adjust the track width to the size needed to achieve the specified impedance. This interactive impedance controlled routing greatly simplifies the task of designing a controlled impedance PCB."
Bezieht Altium da eigentlich auch die Vias mit in die Berechnung ein? Die haben ja einen anderen Durchmesser und verlaufen meist nicht über einer Bezugsfläche... Oder ist das unkritisch?
Stephan Watterott wrote: > "As you route the board and change layers, Altium Designer will > automatically adjust the track width to the size needed to achieve the > specified impedance. This interactive impedance controlled routing > greatly simplifies the task of designing a controlled impedance PCB." wenn dem so ist, funktioniert es ja. Keiner hier, der mal so ein Projet angegangen ist? Muß ja nicht Intel-Atom sein. Es geht ja eigendliche nur um Dinge wie PCI-Express, 533 MHz FSB usw.
hy wir haben cadence allegro und wir haben auch schon atom ( menlow + us15w) designs gemacht. wenn support von intel benötigt wird würde ich zu cadence raten, da dann der review service in anspruch genommen werden kann. die teuren lizenzen können auch als miete bezogen werden, ist ev. interessant für euch
stevi wrote: > wir haben cadence allegro und wir haben auch schon atom ( menlow + > us15w) designs gemacht. genau darum geht es! > wenn support von intel benötigt wird würde ich zu cadence raten, da dann > der review service in anspruch genommen werden kann. das wird warscheinlich für Allegro die Entscheidung sein. > die teuren lizenzen können auch als miete bezogen werden, ist ev. > interessant für euch Wir würden 2x die Allegro CIS-L nehmen und einmal die performance Option. Ich denke da macht mieten keinen Sinn, weil wir dann auch weiterführende Layouts aus diesem Projekt generieren werden. Falls man die -XL Version kurzzeitig braucht, hatte ich gehört, dass man die für ca. 2-3K €/Monat mieten kann.... braucht man die denn?
@ F800 Gs ok, hab mir fast gedacht das es in die embedded schiene geht. am besten von intel das design kit besorgen, dann habt ihr zugriff auf das reverenz design und den support. auch die symbole ersparen einiges an kopfzerbrechen. mieten kann man nach einem baukasten prinzip ab einer woche. man kauft sich bsp ein guthaben von 5k und kann sich dann wann benötigt eine lizenz nach wahl performance, Simulation, oder was auch immer eine lizenz via web für den gewünshcten zeitraum freischalten. wir nehmen um engpässe oder selten benötigte bereiche abzudecken (-XL) öfters gebrauch von der möglichkeit.
Jou, genau das ist es. Die Menlow Unterlagen haben wir bereits alle, aber ich meine da war aber nur eine Board-Datei in Cadence Allegro dabei. Der Schaltplan als pdf (64 Seiten). Wie kommt man damit zu einem vollständigen Projekt? Im Moment verstehe ich die Cadence-Philosophie noch nicht so richtig. Nächste Woche bekommen wir eine zeitlich begrenzte Testversion, dann werde ich mal ein bischen rumprobieren. Ich denke, dass nächste Woche bei uns eine Entscheidung fallen wird und wir evtl. (wird gerade geklärt) die Software auch leasen werden. Danke schon einmal für eure Hilfe. Ciao
ok also wir haben auch die DSN files und die lib bekommen. ev. nochmals bei eurem intel kontakt nachfragen. die footprints könnt ihr zur not auch aus dem brd exportieren.
Die Referenzdesigns sind Orcad-Schaltplan und Allegro-Layout. Dann gehts extrem komfortabel, die Bauteile kann man sich aus dem Design-Cache rauskopieren und auf seine eigene Bedürfnisse anpassen. Die Footprints aus Allegro genauso. Damit sparst du einiges an Zeit und schließt Fehler aus. Sicher geht es auch mit anderen Tools, ich hab vorher mit Design Capture/ExpeditionPCB gearbeitet. Dauerte entsprechend länger da man alles selber anlegen durfte. Vergiß nicht die Hilfe beim Fanout, das ist einer der Knackpunkte beim us15w. Über IBL/Premier Support bekommst du alle relevanten Dateien.
Hallo, welche Layoutprogramme unterstützen dynamsiches routen ? D.h. im Weg liegende Leiterbahnen und Vias werden automtisch (einstellbar) zur Seite geschoben. MfG noppsing
Hallo wir sind vor einem Jahr von Mentor Expedition auf Cadence Allegro umgestiegen. Der Grund ist, dass wir mehrere intel Designs machen und in einem Benchmark festgestellt haben, dass wir mit Allegro mehr als doppelt so schnell sind. Der Grund wurde hier auch schon genannt. Intel arbeitet intern auch mit Allegro und gibt diese Referenzboards raus. D.h. man kann sofort einen Großteil der Schaltung übernehmen, da er bereits von Intel ausgibig getestet wurde. Wenn Fragen hochkommen bietet intel einen Review service an, der geht aber nur auf Allegro. Ich habe mir mal auf der Messe Altium angesehen und wie die 8 Leitungen gleich lang routen wollen bzw. dann das Pin Delay manuell dazuaddieren ist ein Witz. Sieht toll aus, ist aber für Atom Designs nicht effiktiv. Ein Student hat hier geschrieben, er macht auch komplexe Boards mit Altium. Kann schon sein, aber in wirtschaftlicher Zeit? Die für Allegro hat unsere Firma schon nach dem zweiten Design wieder drin gehabt, da wir so viel Arbeitszeit gespart hatten. Wenn Ihr mich fragt, Intel empfielt und nutzt Allegro, warum also ein Risiko eingehen? Ciao Mr. Embedded
Die 500MHz sind noch nicht so kritisch. Das Altium verwendet einen regelbasierten algorithmus fuer das impedanzkontrollierte Routen. Die Einschranekung dazu ist, dass eine Powerplane erforderlich ist. Ein GND Polygon reicht leider nicht.
eh schrieb: > Die 500MHz sind noch nicht so kritisch. Das Altium verwendet einen > regelbasierten algorithmus fuer das impedanzkontrollierte Routen. Die > Einschranekung dazu ist, dass eine Powerplane erforderlich ist. Ein GND > Polygon reicht leider nicht. Gibt es da keinen Modus in dem man für jede Lage die Leiterbreite vorgibt? Dann wäre es dem Programm egal ob da eine Fäche oder Plane da ist. Die Leiterbreiten vom Layoutprogramm rechnen zu lassen ist Unsinn. Die Zahlen für die Leiterbreite müssen vom Boardhersteller(stackup) kommen und dem Programm vorgegeben werden.
Helmut S. schrieb: > Die > Leiterbreiten vom Layoutprogramm rechnen zu lassen ist Unsinn. Die > Zahlen für die Leiterbreite müssen vom Boardhersteller(stackup) kommen > und dem Programm vorgegeben werden. Warum soll das unsinn sein? Der Boardhersteller gibt dir nur die Mindestbreite vor die er fertigen kann. Das sind zur Zeit 80µ bevor es Probleme mit den Lieferanten kommt. Wenn du so ein Schätzchen wie den US15W layouten willst dann sollte das Werkzeug schon was taugen. Da muß man die Vias direkt ins Pad machen, Fanouts mit in die Masselage etc. Mit dem Footprint ist Intel schon am Rande des machbaren. Wer sich sowas nicht geben will nehme die MenlowXL, da gehts sogar noch konventionell ohne Blind/Buried Vias.
Michael X. schrieb: > Helmut S. schrieb: >> Die >> Leiterbreiten vom Layoutprogramm rechnen zu lassen ist Unsinn. Die >> Zahlen für die Leiterbreite müssen vom Boardhersteller(stackup) kommen >> und dem Programm vorgegeben werden. > > Warum soll das unsinn sein? Der Boardhersteller gibt dir nur die > Mindestbreite vor die er fertigen kann. Das sind zur Zeit 80µ bevor es > Probleme mit den Lieferanten kommt. > Ganz einfach. Man sagt dem Leiterplattenhersteller, dass man auf Lage 3 mit Referenzlage 2 und 4 z. B. 50 Ohm haben will und gibt ihm als Ziel z.B. 4mil Leiterbreite. Das macht man für alle Lagen in denen man impedanzkontrollierte Leitungen haben will. Der Hersteller stellt dann mit dem gewünschten Leiterplattenmaterial(es gibt nicht nur FR4) einen Lagenaufbau zusammen. Dabei wird er nicht alle gewünschten Werte genau treffen. Beispiel: L3, 50 Ohm, 4.2mil L1, 50 Ohm, 7.3mil u. s. w. Genau diese Zahlen übernimmt man in das Layoutprogramm. Nur wenn man die Zahlen des Boardherstellers nimmt, kann er garantieren die Impedanz mit +/-10% zu treffen. Wer da mit seinen eigenen Zahlen kommt, kann den Boardhersteller nicht in die Pflicht nehmen, wenn die gemessene Impedanz hinterher nicht stimmt. Das war jetzt die Edelvariante die wir standardmäßig durchziehen. Bei den preiswerten Leiterplatten-Shops gibt es diesen Service mit individuellem Lagenaufbau nicht. Dann sollte man aber verlangen, dass sie einem die Leiterbreiten berechnen und auch eine Toleranz(z. B. +/-10%) garantieren. Für Bastelprojekten und Testboards reicht es natürlich selber zu rechnen. Bei 4 oder mehr Lagen muss man dafür natürlich den Lagenaufbau erfragen, da es keinen Standard für die Lagendicke gibt.
Hallo Helmut S., also meinen Lagenaufbau mach ich lieber selber. Man ist flexibler wenn es zwischendurch zu einer Änderung kommt. Ich denke auch, das sich derartige Service-Leistungen der Hersteller gut bezahlen lässt, den je nach Lagenaufbau sitzt man da schon eine ganze Weile dran. Die Impedanz-Rechnerei ist ja jetzt nicht sooo kompliziert (dank Solver) - das kann man selber machen. Sinnvoll ist es allerdings, wenn man sich sein Konstrukt vom Pcb-Hersteller freigeben lässt - natürlich BEVOR das Layout fertig ist. Und ja, seinen eignen Lagenaufbau zu planen erfordert "etwas" Sachkenntnis. Man muss sich als Layouter zwangsläufig mit der Herstellung einer Platine mal auseinandersetzen, um ein Gespür für die Probleme in der Fertigung zu bekommen. Das interessiert nach meiner Erfahrung nur die wenigsten Layouter ... Gruss Uwe
Uwe N. schrieb: > Hallo Helmut S., > > also meinen Lagenaufbau mach ich lieber selber. Man ist flexibler wenn > es zwischendurch zu einer Änderung kommt. Ich denke auch, das sich > derartige Service-Leistungen der Hersteller gut bezahlen lässt, den je > nach Lagenaufbau sitzt man da schon eine ganze Weile dran. Hallo Uwe, irgendwo zahlen wir natürlich für diesen Service, versteckt in den Kosten für die Prototypen. Dafür haben wir aber die Chance auf die gerechneten 50 Ohm zu pochen. > Die Impedanz-Rechnerei ist ja jetzt nicht sooo kompliziert > (dank Solver) - das kann man selber machen. > Sinnvoll ist es allerdings, wenn man sich sein Konstrukt vom > Pcb-Hersteller freigeben lässt - natürlich BEVOR das Layout fertig ist. > > Und ja, seinen eignen Lagenaufbau zu planen erfordert "etwas" > Sachkenntnis. Woher weißt du ob der Leiterplattenhersteller das Material in deinen Wunschdicken kaufen wird? Bei uns sind die Stückzahlen speziell bei Prototypen nicht sehr hoch. Da ist es uns lieber, wenn der Boardhersteller Material verwendet das er am Lager hat oder bereit ist zu beschaffen. > Man muss sich als Layouter zwangsläufig mit der Herstellung einer > Platine mal auseinandersetzen, um ein Gespür für die Probleme in der > Fertigung zu bekommen. Das interessiert nach meiner Erfahrung nur die > wenigsten Layouter ... > > Gruss Uwe Danke für deine Infos. Interessant zu erfahren, dass Kunden auch Stackups einschließlich der Materialen und Dicken selbst definieren. Gruß Helmut
Helmut S. schrieb: > Danke für deine Infos. Interessant zu erfahren, dass Kunden auch > Stackups einschließlich der Materialen und Dicken selbst definieren. wer sonst? Bei einigen hundert Layouts, die ich gemacht habe, kann ich mich nur an 3 erinnern, bei denen ich den Lagenaufbau NICHT selbst definiert habe. Der LP-Hersteller macht daran nur kleine Änderungen im Rahmen seines Programms für Controlled Impedance (wenn bestellt und bezahlt), es sei denn, ich hätte mich beim Berechnen massiv vertippt. Ist aber noch nicht vorgekommen. Selbstverständlich beruhen alle Berechnungen auf den auf dem Markt verfügbaren Cores und Prepregs, mit der Zeit weiss man ja, was am ehesten üblich ist. Meine Kunden nehmen auch selten die teuren Garantien für Controlled Impedance in Anspruch, weil fast alle LP auch so zufriedenstellend funktionieren, Ausnahmen sind Messadapter. Gruss Reinhard PS zur Ausgangsfrage: ich habe mal eine LP mit mehr als 25000 Pads in Altium übertragen. Ansehen konnte man sie, nach etwa 10 min Ladezeit, der Wechsel der Lagen-Ansicht nahm mehr als eine Minute in Anspruch. Bearbeiten war unter diesen Umständen reine Theorie.
@ Helmut, > Woher weißt du ob der Leiterplattenhersteller das Material in deinen > Wunschdicken kaufen wird? Weil ich sein Lager kenne ! Ok, ich arbeite bei einem. > Interessant zu erfahren, dass Kunden auch Stackups einschließlich der > Materialen und Dicken selbst definieren. Leider nehmen das einige Wortwörtlich und bauen z.B. ein 0.170mm Core mit ein. Diesen Wert gibt es (zumindest bei uns) nicht. Einen anderen Wert nehmen geht aufgrund der Impedanzen und des fertigen Layouts auch nicht ! Blind Vias sind ebenso ein gern und häufig gemachter Fehler. Gruss Uwe
Uwe N. schrieb: > @ Helmut, > >> Woher weißt du ob der Leiterplattenhersteller das Material in deinen >> Wunschdicken kaufen wird? > > Weil ich sein Lager kenne ! Ok, ich arbeite bei einem. Hallo, es ist auch nicht ganz unlohnend, sich mit der Normung zu beschäftigen: die Prepregs sind nach MIL genormt, z.B. Typ 2125 mit 0,12 mm oder 7628 mit 0.18 mm. Es gibt garnicht so viele verschiedene. Grundsätzlich braucht man eben einiges an Knowhow, wenn man in dem Bereich tätig sein will. Dazu braucht man Software zur Impedanzberechnung, und ein Programm zum Entwurf des Stackups unter Verwendung der o.a. genormten Materialien bzw. einer Materialdatenbank schadet auch nicht. Man sollte auch wissen, dass man nach MIL und eigentlich überhaupt immer 2 Prepregs einfügen sollte. Dann gibt es kaum Diskussionen mit dem Hersteller. Gruss Reinhard
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.