Hallo Ich habe in meiner Schaltung 1.8V und 3.3V CMOS Bauteile, die 10Mbps Signale austauschen müssen. Nun wollte ich von euch wissen, was ihr von den beiden Schaltungen haltet. 1. 3.3->1.8: Können die Widerstände noch grösser sein? Habe ein tau= (R3||R4)*Cgs=3.3ns (wenn man für Cgs 5pF annimmt). Somit ist 3tau = 10ns. Ist das ok, oder muss ich noch parasitäre Sachen beachten? Wäre dankbar wenn mir das jemand absegnen kann! 2. 1.8->3.3: Dachte man kann das mit einem geeigneten HF-Trafo machen. Warum macht das niemand? Wo liegt der Haken? Liegt es daran, dass das L und das Cgs einen Schwingkeris bilden? Man könnte doch die Resonanzfrequenz so wählen, dass sie nicht stört? Und falls es geht, wie gross darf ich die Widerstände wählen um möglichst wenig Leistung zu verbraten? Btw. die zu übertragen Signale sind wieder 10Mbps. 3. Was haltet ihr von dem HF-Trafo: http://minicircuits.com/pdfs/ADT1-1.pdf Ich bin euch für jede konstruktive Antwort dankbar gruss Philipp
Angehängte Dateien:
-
Pegelwandler.PNG
2,6 KB
Die Trafo-Lösung setzt Gleichspannungsfreiheit in jeder Betriebssituation vorraus.
Warum das? Und wie tiefe Frequenzen dürfen vorkommen? Falls ich einen Moment lang (z.b. 5sec) keine Signale übertrage fliesst doch einfach ein (durch den Widerstand begrenzten) Strom... danke und gruss Philipp
Gib uns mal genauere Details über das Eingangssignal, was über den Trafo soll. Prinzipiell sollte der von dir auserwählte Übertrager schon ganz gut passen. Welche Impedanzverhältnisse liefern der Treiber und Empfänger denn? Absegnen kann ich es nicht, sorry :-) Gruß - Abdul
Nen Pegelwandler mit OPs dürfte ja auch gehen, klar dass es kein LM358 dann sein sollte, ich glaub der streicht schon bei einem MHz die Segel bzw. noch eher.
Erst mal, danke für die Antworten! >Gib uns mal genauere Details über das Eingangssignal, was über den Trafo >soll. Das ist ein 10Mbps Datenstrom von einem RX-Chip an einen uC (Flanke nicht genau bekannt aber denke ein relativ schönes digitales Signal). Es sind 2 Leitungen, eine Clock und die andere Daten mit LOW=0V und HIGH=1.8V. Der RX empfängt gelegentlich 10Mbps bursts und gibt die dann seriell an den uC. Sprich: Es wird zwischen den Datenpaketen immer wieder eine Weile nichts kommen. Ist das ein Problem für den Trafo? Ich denke nicht, oder schon? Ausgangsimpedanz des RX: unbekannt (kann ich evtl. nachfragen falls nötig) Eingangsimpedanz des uC: unbekannt (im Datenblatt schön mit "TBD:To be defined" angegeben:-) wird aber ein standart CMOS Eingang sein. Was hat der? etwa 5-10pF??? Macht der Trafo zusammen mit der Eingangskapazität ein Problem (->schwingen)? >Prinzipiell sollte der von dir auserwählte Übertrager schon ganz >gut passen. Auf was muss ich beim Trafo achten? Sicher mal übersetzungsverhältnis 1:1.8 (wird in dem Fall nicht der richtige sein, ups!) und was noch? Was ist mit den 50ohm die auf dem Datenblatt oben rechts stehen, das ist wohl die Wellenimpedanz? Also nicht wichtig für kurze Leitungsbahnen (<1cm)? Ist der Aufbau so richtig mit den 2 widerständen in serie? Und was für werte muss ich nehmen? Habe keine Ahnung wie gross ich die wählen darf!!! Gruss und danke im voraus Philipp
>Nen Pegelwandler mit OPs dürfte ja auch gehen, klar dass es kein LM358 >dann sein sollte, ich glaub der streicht schon bei einem MHz die Segel >bzw. noch eher. Sind OPV nicht ein bisschen überdimensioniert? Reicht nicht schon ein normaler BJT? Und da komm ich auf meine Frage: Was hat die Pegelwandlung mittels Trafo für einen Nachteil, dass das niemand macht??? grz Philipp
"Energieverbrauch", ein Transformator hat Induktivitäten und Kapazitäten und auch einen ohmischen Widerstand. Dies alles trägt zu den Verlusten bei. OK, auch ein OP und ähnliches hat Verluste aber die sind i.d.R. weitaus geringer als die bei einem Transformator. Als weiterer Vorteil bei einer OP-Lösung kommt hinzu, dass die Impedanzanpassung einfacher realisiert werden kann als bei einem Transformator (EIngangs- und Ausgangsimpedanz). Der große Vorteil der Transformatoren ist die galvanische Trennung der beiden Seiten wenn ich das recht in Erinnerung hab. Ob man das braucht steht natürlich auf einem anderen Blatt Papier.
Du wirst beide Lösungen getrost vergessen können: >3.3->1.8 Die parasitären Kapazitäten der Leitungen verschmieren deine Flanken. Wir hatten sowas mal gemacht in nem I2S-Bus mit etwa 11MHz (5=>3V3). Die Flanken waren erst zufriedenstellend, wenn die Widerstandswerte nur wenige 100Ohm betrugen. Sinnvoller ists da wohl, die internen Klemmdioden zu verwenden: 1V8 | .----. | | 3V3_Signal ------[R]------| |----1V8_Signal zB 1k | | '----' | === >1.8->3.3 Was passiert, wenn du keine alterniernden Signale mehr hast? Also lange Folgen von Nullen oder Einsen? Die fehlende Gleichstromfreiheit wurde schon angesprochen.. Hier würde ich eine Logikfamilie nehmen, die 1V8 am Eingang sicher als High erkennt und obige Schaltung wieder verwenden, nur ohne dem Widerstand, dafür mit 3V3 betrieben. Alternativ bieten sich Logikgatter mit OpenCollektor-Ausgang an. Dahinter einen relativ kleinen! Widerstand gegen die "neue" Betriebsspannung.
@Matthias: Danke für deinen Vorschlag. Leider komme ich bei deiner
Zeichnung nicht ganz draus. Unter Klemmdiode verstehe ich so was...
Vcc
|
-----
/ \
/ \
-----
|
|
3V3_Signal ------[R]------|-----------1V8_Signal
zb 1k |
|
-----
/ \
/ \
-----
|
|
Gnd
...aber die wären dann extern!
Und ich bin mir nicht sicher dass der 1.8CMOS IC interne Klemmdioden
hat. (würde mit grosser Sicherheit sagen, dass er keine interne
Begrenzung hat)
Zum Trafo: Eine lange 0-Folge wäre ja kein Problem, richtig? Und eine
lange 1-Folge kann nicht vorkommen, da 1. die Datenpakete codiert sind
(immer einige 0 beinhalten) und 2. die Pakete maximal 100us lang sind
und nachher sicher 10us auf das nächste Paket gewartet wird (=0-Folge).
Hilft das, oder findest du die Variante trotzdem nicht gut?
gruss
Philipp
> Dachte man kann das mit einem geeigneten HF-Trafo machen. Warum macht das > niemand? Wo liegt der Haken? Zusätzlich zu den o.g. Kriterien dürften noch der Platzbedarf und die Kosten kommen. Ein kleiner SOT23-Käfer dürfte auf jeden Fall wesentlich günstiger und kleiner sein als ein Trafo und noch dazu schneller und bewährt.
Warum ist eigentlich die parasitäre Kapazität so ausgeprägt??? Du meinst doch die vom 1.44k-Widerstand gegen Masse. Die liegt doch bei SMD Bauteilen bloss im unteren pF-Bereich. Und wenn ich dann so ein 0207 Bauteil noch auf der Seite anlöte sollten doch die durch das PCB verursachten parasitären Kapazitäten sehr klein werden. Zumindest kleiner als das Cgs des Eingangs, nicht??? Und mit 5pF bin ich auf einen Tiefpass mit tau=3.3ns gekommen. Wenn man noch allfällige parasitäre Kapazitäten im 1.44k widerstand von 5pF annimmt hat man immer noch tau=6.6ns, was eigentlich reichen sollte! Bist du sicher, dass die vom Widerstand kommen? @Matthias: Nur so eine Überlegung, ich glaube dir das schon.... grz philipp
>aber die wären dann extern! Meineswissens hat jeder IC sowas intern. Allein die Struktur aus P und N Mosfet ergibt antiparallele Klemmdioden wegen dem Aufbau. Nimm nen DMM mit Diodentester und prüfe es nach... >Du meinst doch die vom 1.44k-Widerstand gegen Masse. Die liegt doch bei SMD Nein. Ich meine eher die, die durch diese Leiterbahn gegen Masse und! Ub erzeugt wird! Du führst ja das Signal irgendwoihn auf der Platine. Und das ist eine Fläche (Signal) mit einem Abstand (Platinenstärke) zu einer anderen Fläche (Masse)... >Und eine lange 1-Folge kann nicht vorkommen,.. Das Problem liegt in der Ansteuerung. Du steuerst mit 0V und positier SPannung an. Das ist nie gleichspannungsfrei. Da hat ein Übertrager immer ein Problem, da er dann vormagnetisiert wird...
Matthias Lipinsky wrote: > Meineswissens hat jeder IC sowas intern. Allein die Struktur aus P und N > Mosfet ergibt antiparallele Klemmdioden wegen dem Aufbau. Nein. Viele neuere ICs haben keine, z.B. von vielen CPLDs von Xilinx weiß ich das genau (da bin ich nämlich drauf reingefallen). Ich vermute die lassen die aus Geschwindigkeitsgründen weg. Auch alle 5V toleranten ICs haben keine Klemmdioden. Keine Ahnung wie die Hersteller das mit den Ausgangsmosfets machen, aber es ist möglich, wie man eben an diesen ICs sieht.
Bei 5V toleranten Eingängen sehe ich das ein. Bei zB CPLDs glaub ich das einfach mal, da ich die nicht kenne.
>Meineswissens hat jeder IC sowas intern. Allein die Struktur aus P und N >Mosfet ergibt antiparallele Klemmdioden wegen dem Aufbau. Es ist bloss ein Prototyp der eigentlich nur für Laborbedingungen ausgelegt wurde, deshalb dachte ich er hätte keine "Überspannungsdioden". Aber wenn es schon durch die Technologie gegeben ist, sieht es gut aus... >Nimm nen DMM mit Diodentester und prüfe es nach... Mach ich sobald als möglich >Nein. Ich meine eher die, die durch diese Leiterbahn gegen Masse und! Ub >erzeugt wird! Du führst ja das Signal irgendwoihn auf der Platine. Und >das ist eine Fläche (Signal) mit einem Abstand (Platinenstärke) zu einer >anderen Fläche (Masse)... ok, das stimmt. Aber die hast du bei deiner Variante ja auch... Was nützt es dann die Widerstandswerte zu verkleinern, oder ganz weg zu lassen? Dann kommt es nur drauf an die Leitung möglichst kurz und die Distanz zu GND,VCC möglichst gross zu wählen. Ich frage deshalb, weil ich auf der Platine noch ein clocksignal habe mit einer flankensteilheit von <1ns. Und dort arbeite ich mit 50ohm Stripleitungen und ECL. Das heisst zig wiederstände für die terminierung. Und das würde bedeuten ich muss das dort erst Recht beachten! Reicht es nicht einfach die Leiterbahnen zwischen den IC's ganz kurz (<2mm) zu halten? >Das Problem liegt in der Ansteuerung. Du steuerst mit 0V und positier >SPannung an. Das ist nie gleichspannungsfrei. Da hat ein Übertrager >immer ein Problem, da er dann vormagnetisiert wird... Hmmmm...Richtig! In dem Fall geht die differential LVPECL --> 1.8V single-ended konvertierung auch nicht mit Trafo, auch wenn der Dutycycle nur ca 2% beträgt. Wie soll ich denn die Pegelwandlung machen? gruss und danke Philipp
Für Pegelwandlung benutze ich sehr gerne einen Transistor in Basisschaltung wenn die Quelle den Strom treiben kann. Ergibt sehr schöne Flanken. Wenn es zu tieferen Pegeln geht benutze ich auch die Diodenvariante - allerdings mit externen Dioden. (z.B. zwei Schottkydioden im SOT23). Dem Spannungsteiler könnte man noch einen kleinen Kondensator spendieren und so die Flanken steiler machen. Allerdings würde ich sowas nur für Versuchsaufbauten verwenden .. Viele Grüße, Martin L.
@Martin: Meinst du so ein Aufbau? Aber warum 2 Schottky dioden?
Weiss jemand per zufall einen geeigneten typ einer Schottky diode?
Ist 1kOhm ok? Kann damit ein 10Mbps signal gut übertragen werden?
Wo würdest du noch einen kleinen kondensator reintun? Du meinst in die
unsprüngliche spannungsteilerschaltung, nicht?
gruss
Philipp
1V8
|
|
-----
/ \
/ \
-----
|
|
3V3_Signal ------[R]------|-----------> 1V8_Signal (CMOS eingang)
CMOS Ausgang 1k
Ehrlich gesagt, wird es mir übel bei deinen Kenntnissen, wenn du mit ECL bei Flankensteilheiten kleiner 1ns arbeiten willst. Du solltest dir dringend gute Quellen für High-Speed Design durchlesen. Habe leider keine aus dem Kopf. Die üblichen Verdächtigen sollten da aber genug AppNotes haben. "Die" Diode für die Eingangsspannungsbegrenzung ist sicherlich die BAV99. Auf die Eingangschutzdioden von ICs solltest du dich nicht verlassen. Davon wird immer abgeraten, zumal die interne Schaltung je nach Hersteller stark schwankt und eine bunte Mischung aus Dioden, Widerständen und aktiven Bauelementen wie MOSFETs ist. Integrierte Dioden bieten bei fast allen CMOS-Varianten einen parasitären SCR. Wenn der triggert, bleibt er an!! Mit allen Folgen... Du kommst mit einem der gängigen Pegelwandler-ICs z.B. im SOT23 am besten weg. Guckst du bei z.B. TI in den diversen Übersichten. LVC und wie sie alle heißen. Hoher Gleichspannungsanteil im Signal bedeutet nix anderes als extremer Frequenzbereich, in dem der Trafo arbeiten muß. Die untere Grenzfrequenz bestimmt dabei die Baugröße! Kommen also Gleichspannnungspegel vor oder ist der Frequenzbereich größer als ca. 10, dann empfiehlt sich kein Trafo (Eigentlich ein Übertrager, da müßte ich aber noch mehr tippen :-). Gruß - Abdul
Warum eigentlich immer so kompliziert? Gibt's doch fertige Loesungen, z.B. den Selector http://focus.ti.com/logic/docs/translationselection.tsp?sectionId=458 aufrufen, Werte eingeben und schon hat man den passenden IC;-)
Na, wenn niemand in der Lage ist, zu erklären, warum der Trafo suboptimal ist, wird er das Hirngespinst ja nie aus seinem Kopf bekommen. Tipp: Simulier' das Ganze, dann sparts Du viele Tränen und lernst auch noch dazu.
> > 2. 1.8->3.3: Dachte man kann das mit einem geeigneten HF-Trafo machen. > Warum macht das niemand? Wo liegt der Haken? Das machen Viele:) Z.B. auf fast jeder Netzwerkkarte oder bei SPDIF. Wie bereits erwähnt wurde, müsstest Du Dein Signal so kodieren, dass die unterste Grenzfrequenz nicht zu niedrig wird, möglichst nicht kleiner als 10MHz. Der Transformator verträgt nur sehr kleine Gleichströme (wenige mA), weil er sonst in die Sättigung geht. Es darf also keine Gleichspannung anliegen. Eine SPICE Simulation ist sehr zu empfehlen! Über den Einsatz entscheiden letztlich Anforderungen, Aufwand und Kosten. In Deinem Fall wurden ja bereits einfachere Lösungen angesprochen, aber im Prinzip kann Dich niemand an Deinem Vorhaben hindern:) Du müsstest nur per Hardware und Software die besprochenen Voraussetzungen sicherstellen. MFG Peter
da unterschlägst du aber, dass die übertrager hier auch zur impedanzanpassung verwendet werden und nicht als reine pegelkonverter! ein übertrager ist hier völlig fehl am platz: induktiv(!) und teuer. 10MHz sind zwar kein pappenstil, aber leicht mit dedizierten pegelwandlern machbar. sh. herstellerkataloge.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.