Hallo zusammen Ich möchte einen Gold code Generator bauen. Ein solcher Generator besteht im Wesentlichen aus zwei 10bit Linear rückgekoppelten Schieberegistern (LFSR). Um verschieden Gold sequenzen generieren zu können, soll der Initialwert eines dieser LFSRs im Betrieb gesetzt werden können. Nun meine Frage: reicht dafür ein CPLD (welche grösse?) oder benötige ich dazu bereits ein FPGA? Könntet ihr mir vielleicht gerade einen Typ empfehlen? Ich bin im Netz über ein Evaluationskit von Xilinx gestossen: http://www.xilinx.com/products/devkits/DO-CPLD-DK-G.htm Wäre das was? Gruss Ralf
> zwei 10bit Linear rückgekoppelten Schieberegistern (LFSR). sind summa Summarum 20 Flipflops, das passt locker in ein CPLD. [Edit] Das XC2C256-7TQ144 hat 256 FFs, also reichlich Luft.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.