ADC: Anzahl der Taktschritte unklar

[Heinz (Gast)]

Hallo

ich möchte für ein Audiosignal eine gesunde Mischung aus Abtastfrequenz 
und Genauigkeit des ADCs erreichen. Dazu muss ich aber wissen wie viele 
Taktschritte der ADC denn nun benötigt.


Im Programm wird per Timer und Interrupt eine feste Abtastfrequenz 
eingestellt. Der Timer Interrupt startet den ADC. Der ADC Wiederrum 
startet einen Interrupt wenn Umwandlung fertig ist.



Leider weiß ich jetzt nicht wie lange der ADC braucht um die Umwandlung 
abzuschließen, sodass eine neue gestartet werden darf.

Im Anhang seht ihr eine Tabelle aus dem ATmega8 Datenblatt (Seite 200).



Zuerst einmal weiß ich nicht ob es eine Extended Conversion oder normal 
conversion ist. (Da 10 Bit umgewandelt werden wohl eine extended?) Falls 
richtig, wie kann ich es auf normal stellen?

Und ich weiß nicht was die Spaltenüberschriften zu bedeuten haben.

Ersteres "Sample and Hold" wird wohl die Umwandlung sein.

Und Conversion Time.... auch? Ich weiß es nicht. Wäre nett wenn mich 
jemand etwas aufklären könnte.


Danke!

[Jörg W. (dl8dtl) (Moderator)]

Heinz wrote:

> Zuerst einmal weiß ich nicht ob es eine Extended Conversion oder normal
> conversion ist. (Da 10 Bit umgewandelt werden wohl eine extended?) Falls
> richtig, wie kann ich es auf normal stellen?


> Und ich weiß nicht was die Spaltenüberschriften zu bedeuten haben.

Dann solltest du halt auch den Rest des Datenblattes lesen:

  When initiating a single ended conversion by setting the ADSC bit in
  ADCSRA, the conversion starts at the following rising edge of the
  ADC clock cycle. A normal conversion takes 13 ADC clock cycles. The
  first conversion after the ADC is switched on (ADEN in ADCSRA is
  set) takes 25 ADC clock cycles in order to initialize the analog
  circuitry.

Damit sollte klar sein, dass die erste Umwandlung nach dem Einschalten
des ADC (ADEN-Bit) 25 Takte braucht, alle anderen nur 13.

> Ersteres "Sample and Hold" wird wohl die Umwandlung sein.

Nein, es ist das sample and hold.  Wenn du nicht weißt, was das ist,
dann gugele bitte.

Die sample-and-hold-Zeit ist übrigens in den 13 Takten bereits
eingeschlossen, wie ebenfalls im Text steht:

  The actual sample-and-hold takes place 1.5 ADC clock cycles after
  the start of a normal conversion and 13.5 ADC clock cycles after the
  start of an first conversion.

[hans (Gast)]

Sample and Hold : Zeit in der die Spannungsprobe für die
                 Messung genommen wird

Conversion : Dauer der Messung gesammt

Normal Conversion, single ended : Wandlung ohne Änderung der
                                  Einstellungen

Extended Conversion : Wandlung mit Änderung der Einstellungen
                      z.B. anderen Kanal auswählen

Die Cycles sind der AD-Takt, d.h. CPU-Takt / Vorteiler ADC.

Die Dauer ist unabhängig von der Auflösung, die Genauigkeit ist bei
kurzen Zeiten schlechter.

gruß hans

[Heinz (Gast)]

Aaaaaahhhhhhsssoooo.




Alles klar. Vielen, vielen Dank an Euch. ;)