www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Probleme mit clk


Autor: Anfänger (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi,
ich habe folgendes Problem:

In meinem FPGA hab ich ein clk, welches ich in meinem vhdl-Code als in 
std_logic deklariert habe.
Diese habe ich dem Pin GClk0 zugewiesen, also dem internen Oszillator 
mit einer bestimmten Frequenz (49.12 Mhz).
Da Problem liegt darin, dass dieser clk nicht funktioniert, hab auch mal 
nur den clk auf ein Oszillaor ausgegeben und er wurde nicht angezeigt.

Ich verwende übrignes den Xilinx xc3s200.


Hoffe ihr könnt mir helfen.
Danke und Gruß

Autor: scheff (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Nun kann es sein, dass ich bei Xilinx etwas eingerostet bin und/oder 
Deine Frage nicht richtig verstanden habe: Aber wo sollen die 49MHz 
herkommen? GCLK0 ist nur ein spezieller Takteingang, der von außen 
gefüttert werden muß. Mir wäre (bis jetzt) nicht bekannt, dass der 
Xilinx einen internen Oszillator hat (außer fürs Konfigurieren). Die 
DCMs brauchen immer einen externen Referenztakt.
Vielleicht kannst Du mal genauer beschreiben was Du versucht hast zu 
bauen?

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Interner Oszillator? Wo hast du das denn her? Sowas gibts im Spartan 
nicht. GCLK0 Ist einer der globalen Takteingänge, da muss schon eine 
externe Taktquelle dran. Im einfachsten Fall ein Quarzoszillator.

Autor: D. I. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ich vermute er hat das Spartan-3 Board von Digilent und will den dort 
vorhandenen 50MHz Oszi verwenden.

Autor: Anfänger (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi,
Danke schonmal für die Antworten.

Hier mal ein Auzug aus dem User Manual:
A crystal oscillator with an output frequency of 49,152MHz is connected 
to GCLK0 of the FPGA.
This oscillator can be disabled completely through its power supply by 
removing a jumper at
jumper block CON4 position 3-4.

Mein FPGA soll einzelnen Bits mit einem bestimmten Abstand ausgeben. Das 
soll bei jeder aufsteigenden Taktflange vom clk passieren (+ 
programmierte Verzögerung).

Hierzu dachte ich, dass ich einfach den GCLK0 nehmen kann als clk in 
meinem Code?

Gru0

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wenn der Oszillator auf dem Board vorhanden ist, der Jumper gesetzt und 
der richtige Anschluss in der UCF Datei eingetragen, dann sollte das 
schon klappen. Wenn nicht, ist evtl. der VHDL Code fehlerhaft und sollte 
mal simuliert werden.

Autor: D. I. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
und der UCF sollte dann afaik nicht GCLK0 stehen sondern der Pin hat nen 
Namen guck mal aufs eval board

Autor: Anfänger (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Also den Vhdl- Code hatte ich simuliert und das hat auch funktioniert.

Hab mein clk (in std_logic) einfach dem Pin der im Datenblatt für Gclk0 
steht zugeordnet. Hab die Xilinx ISE Desigin Suite. Da öffnet sich ja 
ein Bild mit den Pins, da hab ich den clk- Eingang einfach zugeordnet.

Muss ich das sonst noch irgendwo tun oder wo war der Fehler?

Dank und Gruß

Autor: Name (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

arbeite einfach mal das Anfängertutorial in der ISE durch, dann wird dir 
auch klar, was du da gerade machst und vor allem warum.

Gruß und einen schönen Sonntag

Autor: Freelancer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Sowas gibts im Spartan nicht.
Einen Internen Clock kann man leicht mit FFs und LUTs aufbauen. Im S3E 
habe ich einen mit 350 MHz am rennen.

Autor: Duke Scarring (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Freelancer:
Das ist aber schon advanced und nichts für einen Anfänger. Außerdem 
dürfte es nicht ganz trivial werden, den Oszillator Spannungs- und 
Temperaturstabil zu bekommen.

Duke

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.