Forum: Platinen Erstes Layout mit QFP144 - mal drueberschauen?


von Иван S. (ivan)


Angehängte Dateien:

Lesenswert?

Hallo Bastlerkollegen,

anbei ein kleines Layout einer Videoadapterplatine. Das große IC ist ein 
S1D-Graphiccontroller, der QFN ein MSP430. Die D2Paks sind 
Spannungsregler, ebenso der "mittlere" SO8. Das SO8 beim MSP430 ist ein 
serielles Flash, das letzte SO8 ein MC34063. Alle unbenannten 
Komponenten sind Null-Ohm-Widerstände.

Das ist mein erstes Layout mit so einem großen Chip, daher wuerde es 
mich freuen wenn jemand mal kurz drüberschauen koennte. Es wird zwar 
nicht mehr viel geaendert, für zweckdienliche Tips für das nächste 
Layout waere ich jedoch sehr dankbar.

Gruß, Iwan

von Martin L. (Gast)


Lesenswert?

Nimm die oberen Kupferflächen weg (dafür ist ja die Groundplane da) und 
versuche die Einschnitte in der Groundplane so kurz wie möglich zu 
halten. (Sonst ergibt sich eine Schlitzantennenstruktur und das will man 
gerade nicht.)
Und: Jedes Pad welches mit GND verbunden wird bekommt ein eigenes Via! 
(Sonst kannst Du Dir die Groundplane nämlich gleich sparen.)

Viele Grüße,
 Martin L.

von Stefan Salewski (Gast)


Lesenswert?

Autor: Martin Laabs (mla)
Datum: 31.05.2009 17:54

>Und: Jedes Pad welches mit GND verbunden wird bekommt ein eigenes Via!

So allgemein stimmt das nicht.

@Iwan

gEDA?

von Stefan Salewski (Gast)


Lesenswert?

>@Iwan

>gEDA?

Na magst's es nicht zugeben?
Wenn ja: Schalte "Settings/Crosshair snaps to pins and pads" ein -- 
sieht ja grausam aus, wenn die Traces nicht zentrisch die Pads treffen.

Und schau Dir mal die Sachen von DJ an, etwa

http://www.delorie.com/electronics/alarmclock/

von Иван S. (ivan)


Lesenswert?

>>gEDA?

Joa, gEDA und pcb.

> Na magst's es nicht zugeben?

Doch, ich geb's zu. Kostet ja nix.

> Wenn ja: Schalte "Settings/Crosshair snaps to pins and pads" ein --
> sieht ja grausam aus, wenn die Traces nicht zentrisch die Pads treffen.

Danke, die Funktion war mir noch nicht bekannt!

> Und schau Dir mal die Sachen von DJ an, ...

Mach ich, danke.

von Martin L. (Gast)


Lesenswert?

Hallo,

Stefan Salewski schrieb:

>>Und: Jedes Pad welches mit GND verbunden wird bekommt ein eigenes Via!
>
> So allgemein stimmt das nicht.

Und was ist der (elektronische) Vorteil ein gemeinsames GND Via zu 
verwenden? Dass man von der Regel aus Platzgründen abweichen muss mag 
sein - sollte man aber nur tun wenn man wirklich weiß wie die 
Auswirkungen an genau dieser Stelle sind.

Viele Grüße,
 Martin L.

von Martin L. (Gast)


Lesenswert?

Ach - nochwas. Wärmefallen an Vias erhöhen nur die Induktivität. Mach 
sie weg wenn Du nicht den Wärmefalleneffekt wirklich an den Stellen 
haben willst. (Willst Du nicht.)

Viele Grüße,
 Martin L.

von Stefan Salewski (Gast)


Lesenswert?

Martin Laabs fragt:
>Und was ist der (elektronische) Vorteil

Wenn Du irgendwelche hochohmigen (Logik-) Eingänge auf Masse legen 
willst brauchst Du dafür nicht jeweils ein eigenes Via. Unnötig viele 
Vias zerlöchern Dir nur die Ground- und Power-Planes und stellen 
Hindernisse beim Routen dar.

Und Vias zur Masse können natürlich auch schaden: Beim Layout von 
Schaltreglern etwa will man oft nicht, dass große Ströme irgendwie 
undefiniert durch die Masse-Planes vagabundieren. Da muss man die Vias 
zum Masse-Layer mit bedacht wählen.

Und natürlich erhöhen viele Vias (prinzipiell) die Fertigungskosten.

von Stefan Salewski (Gast)


Lesenswert?

>Mach sie weg

Es sei denn er will die Durchkontaktierungen selber einlöten -- nachen 
ja einige bei selbstgemachten Platinen.

@Iwan
Thermal Tool aktivieren, SHIFT-Taste gedrückt halten und mit linker 
Maustaste mehrmals auf das Vias klicken.

von Stefan Salewski (Gast)


Lesenswert?

>zweckdienliche Tips für das nächste
>Layout waere ich jedoch sehr dankbar.

Gut, eines noch: Ich würde ein festes Raster verwenden, etwa 0.5mm wenn 
die meisten Chips 0.5mm Pitch haben. Für feinere Sachen kann man dann 
etwa auf 0.25 mm umschalten, und wenn das Raster nicht passt, etwa bei 
imperialem Pitch oder bei 0.65 mm Pitch nutzt Du dann eben die 
Fangfunktion (Settings/Crosshair snaps to pins and pads). Und so feine 
Traces bzw. Abstände würde ich nur machen, wenn es wirklich nötig ist, 
z.B. wegen definierter Impedanz der Leiterbahnen. Gröbere Strukturen 
bekommt man oft billiger. Und Du hast einige unnötige "Umwege" in den 
Leiterzügen.

von Martin L. (Gast)


Lesenswert?

Hallo,

Stefan Salewski schrieb:
> Martin Laabs fragt:

> Wenn Du irgendwelche hochohmigen (Logik-) Eingänge auf Masse legen
> willst brauchst Du dafür nicht jeweils ein eigenes Via.

Ich schrieb ja GND-Pads.

> Und Vias zur Masse können natürlich auch schaden: Beim Layout von
> Schaltreglern etwa will man oft nicht, dass große Ströme irgendwie
> undefiniert durch die Masse-Planes vagabundieren.

Verstehe ich nicht. Bei Bost und Buck Reglern fließt der Strom immer 
durch die GND-Plane. GND -> VCC -> Schalter -> Drossel -> 
Kondensator/Verbraucher -> GND

Viele Grüße,
 Martin L.

von Stefan Salewski (Gast)


Lesenswert?

@Martin Laabs
>Ich schrieb ja GND-Pads.

Ich gebe ja zu, dass ich nicht immer sorgfältig lese...
Aber: Zweiter Beitrag im Thread, von Dir:
>Und: Jedes Pad welches mit GND verbunden wird bekommt ein eigenes Via!
>(Sonst kannst Du Dir die Groundplane nämlich gleich sparen.)

Und zum obigen Posting:

>Verstehe ich nicht. Bei Bost und Buck Reglern fließt der Strom immer
>durch die GND-Plane. GND -> VCC -> Schalter -> Drossel ->
>Kondensator/Verbraucher -> GND

>Viele Grüße,
>Martin L.

Bei Schaltreglern wird man aber nicht wahllos an jedes GND-Pad ein Via 
zum Masse-Layer setzen. In den Datenblättern gibt es teils 
Layout-Vorschläge, wo die Vias mit viel Bedacht platziert werden.

von Иван S. (ivan)


Angehängte Dateien:

Lesenswert?

Hallo nochmal,

erstmal vielen Dank für eure Tips. Leider habe ich nicht viel davon 
umsetzen können, da ich plane, die Platine selbst herzustellen. Somit 
habe ich viele Kompromisse machen müssen, ich hoffe das sieht man mir 
nach.

Jedenfalls habe ich heute nochmal alles neu gemacht, da die Epson-Chips 
angekommen sind. Im ursprünglichen Layout hatte ich QFP144 eingesetzt, 
in Wirklichkeit handelt es sich jedoch um einen TQFP.

Das Ergebnis sieht ähnlich aus wie das vorige, nur dass es mit dem TQFP 
noch weniger Platz gibt und daher leider noch mehr Vias rein müssen. 
Sorry, daß ich erst so spät antworte, aber mein Router war leider im 
Anus.

Martin Laabs schrieb:
> Nimm die oberen Kupferflächen weg (dafür ist ja die Groundplane da) und
> versuche die Einschnitte in der Groundplane so kurz wie möglich zu
> halten. (Sonst ergibt sich eine Schlitzantennenstruktur...

Die obere Kupferfläche hat 3 Volt, damit fällt es wesentlich leichter, 
dem S1D die benötigten Spannungen bereitzustellen. Den Rat, die Schlitze 
in der Groundplane zu verkürzen habe ich versucht zu beherzigen.

> Und: Jedes Pad welches mit GND verbunden wird bekommt ein eigenes Via!
> (Sonst kannst Du Dir die Groundplane nämlich gleich sparen.)

Da ich jedes Via selbst mit Kupferdraht basteln muß, habe ich dies nicht 
umgsetzen können. Je weniger Vias desto besser für mich.

Stefan Salewski schrieb:
> Wenn ja: Schalte "Settings/Crosshair snaps to pins and pads" ein --
> sieht ja grausam aus, wenn die Traces nicht zentrisch die Pads treffen.
Martin Laabs schrieb:
> Ach - nochwas. Wärmefallen an Vias erhöhen nur die Induktivität. Mach
> sie weg wenn Du nicht den Wärmefalleneffekt wirklich an den Stellen
> haben willst. (Willst Du nicht.)

Jetzt gemacht. Mir war nur die Funktion in gEDA/pcb unbekannt, die 
Thermals waren praktisch ein Würgaround.

Stefan Salewski schrieb:
> nutz[e ...] die Fangfunktion (Settings/Crosshair snaps to pins and pads)

Auch gemacht.

> Und so feine Traces bzw. Abstände würde ich nur machen, wenn es wirklich > nötig 
ist,

Die 8 mil haben vermutlich nur so fein ausgesehen, da Du dachtest 
(wusstest) der S1D kommt im _T_QFP. Bei den Abständen der Widerstände 
werde ich noch nacharbeiten und auf 4 mil zwischen dem Widerstand 
verkleinern, dann lässt es sich sicherer zusammenbauen.

von Stefan Salewski (Gast)


Lesenswert?

>Da ich jedes Via selbst mit Kupferdraht basteln muß,

Na dann solltest Du die Vias vielleicht doch nicht massiv machen sondern 
Thermals verwenden. Massive Kupferflächen löten sich nicht gut.

>Die 8 mil haben vermutlich nur

8mil (0.2mm) willst Du selber fertigen? Das kann nicht jeder. Vielleicht 
doch eher 0.25mm Leiterbahnbreite, wenn deine Chips 0.5mm Raster haben.

Die Abstände deiner Leiterbahnen zueinander sehen teilweise noch etwas 
willkürlich aus. Das ist natürlich eher ein optischen Problem. Hast Du 
ein Raster eingestellt? Oder hast Du teilweise den Autorouter verwendet 
-- der hält sich ja (leider) nicht an das Raster.

Evtl. Bilex? Die sollten 8 mil noch hinbekommen, da hast Du 
Durchkontaktierung. Zuletzt waren das 40 Euro für eine Eurokarte 
10*16cm, mit Lötstopp und Bestückungsdruck. Und Deine Platine ist ja 
kleiner, wenn Du dann noch den Bestückungsdruck weglässt vielleicht 25 
Euro?

von Иван S. (ivan)


Lesenswert?

Hallo Stefan, freut mich, wieder von Dir zu hören.

Stefan Salewski schrieb:
>>Da ich jedes Via selbst mit Kupferdraht basteln muß,
> Na dann solltest Du die Vias vielleicht doch nicht massiv machen sondern
> Thermals verwenden. Massive Kupferflächen löten sich nicht gut.

Das bisschen geht schon :-)
>
>>Die 8 mil haben vermutlich nur
>
> 8mil (0.2mm) willst Du selber fertigen? Das kann nicht jeder.

Das geht leicht mittels Tonertransfer. 4 mil gehen zur Zeit noch nicht 
ganz reproduzierbar, aber 8 mil is scho fein.

> Die Abstände deiner Leiterbahnen zueinander sehen teilweise noch etwas
> willkürlich aus. Das ist natürlich eher ein optischen Problem.

Naja, ich mach diese schei^H^Höne Platine nun schon zum vierten mal ganz 
von vorne neu. Da schaut man einfach nicht mehr so aufs aussehen.

> Hast Du ein Raster eingestellt?

Ja, 5 und 10 mil nach Bedarf.

> Oder hast Du teilweise den Autorouter verwendet?

Noe, den hab' ich einmal kurz an 5 ausgewählten Ratten zwischen S1D und 
dem FPC-Stecker probiert. Keinen einzigen konnte er "succesful rotzen", 
da hab' ichs dann gleich sein lassen.

> Evtl. Bilex? Die sollten 8 mil noch hinbekommen, da hast Du
> Durchkontaktierung. Zuletzt waren das 40 Euro für eine Eurokarte
> 10*16cm, mit Lötstopp und Bestückungsdruck.

Erstmal muss ein funktionierender Prototyp her. Wer weiß, ob ich nicht 
doch eine Verbindung vergessen hab'. pcb kann anscheinend noch keine 
Null-Ohm-Widerstände, also hab ich mit 19 Rats aufgehört. Nachgezählt, 
müsste passen.

Bohrmaschin' brauch ich noch, kann ich mir aber erst am 16. leisten.

LG an den gEDA-Genossen, Iwan

von Stefan Salewski (Gast)


Lesenswert?

>Das geht leicht mittels Tonertransfer. 4 mil gehen zur Zeit noch nicht
>ganz reproduzierbar, aber 8 mil is scho fein.

8 mil selbst zu fertigen ist schon eine Leistung!

Ich würde dann aber evtl. doch etwas größere SMD Komponenten wählen, 
wenn Du hindurch routen willst. Also 1206.

Du hast für Widerstände und Kondensatoren Footprints ohne Silk verwendet 
-- ist für dich egal, da Du eh keinen Bestückungsdruck hast. Aber es 
sind natürlich auch Footprints mit Silk vorhanden, zumindest von 
Luciani.

von Simon K. (simon) Benutzerseite


Lesenswert?

Bilex garantiert zumindestens nur bis 10mil Breite, bzw. genauer bis 
0.25mm (etwas weniger als 10mil). Aber 8 mil? Hm, müsste man mal 
riskieren.

von Иван S. (ivan)


Lesenswert?

Gibt es eigentlich ein grafisches Tool zum Erstellen von Footprints für 
pcb?
Bei meiner nächsten Platine brauche ich nämlich ein Bauteil in 
_M_SOT-23-5, einen passenden Footprint kann ich jedoch nirgends finden.

Mit Dank, Iwan

von Stefan Salewski (Gast)


Lesenswert?

>grafisches Tool zum Erstellen von Footprints für pcb?

Einige Leute zeichnen den Footprint einfach in PCB und speichern dann 
als Footprint ab, ist irgendwo im Wiki beschrieben.

Es gibt auch einige grafische Tools für spezielle Formen.

Oder skriptgesteuerte Generatoren wie footgen oder mein SFG (in Ruby).
_M_SOT-23-5 mit dem M kenne ich jetzt nicht, sollte mein SFG aber fix 
generieren können. Wenn Du einen Link zu einem Datenblatt mit den 
Abmessungen hast kann ich dir den generieren.

von Daddy (Gast)


Lesenswert?

Hallo an alle!

Kann nur bestätigen:
8 mil mit Toner-Transfer-Methode ist kein Problem.
Habe schon mehrere Platinen und TQFP-Adapter so gemacht.

Jetzt habe ich auf Photoresist umgestiegen. Geht noch einfacher!!!

Gruß aus Koblenz

von Иван S. (ivan)


Angehängte Dateien:

Lesenswert?

Stefan Salewski schrieb:
>>grafisches Tool zum Erstellen von Footprints für pcb?
>
> Es gibt auch einige grafische Tools für spezielle Formen.
>
> Oder skriptgesteuerte Generatoren wie footgen oder mein SFG (in Ruby).

Die beiden sind jedenfalls mal gespeichert, wenn ich mal Zeit habe, 
werd' ich mich wohl einarbeiten. Du warst mir von anfang an symphatisch, 
aber daß du dazu noch Ruby magst macht dich für mich fast göttlich ;-)

> _M_SOT-23-5 mit dem M kenne ich jetzt nicht, sollte mein SFG aber fix
> generieren können.

Im Datenblatt des ICs stand wirklich MSOT, im Package-DB steht TSOT. Den 
gibts aber anscheinend auch nirgends.

> Wenn Du einen Link zu einem Datenblatt mit den Abmessungen hast kann ich
> dir den generieren.

Das wär geil! Kommst Du mal nach .at auf ein Bier? Meine Tür soll Dir 
immer offen stehen! Datenblatt hängt an!

Lieber Gruß und vielen Dank, Iwan

von Stefan Salewski (Gast)


Angehängte Dateien:

Lesenswert?

OK, ich habe ihn mal eben generiert. Den fehlenden mittleren Pin habe 
ich einfach im Texteditor gelöscht und Pin 6 dann in 5 umbenannt.

Hier der Input für SFG:

stefan@AMD64-X2 ~/test $ cat sfg-input.txt
# input for SFG footprint generator
Device = Global
  author = "Stefan Salewski"
  dist-license = GPL
  use-license = unlimited
  date = "05-JUN-2009"
  elementdir = "./"
  silkwidth = 10 mil
  silkoffset = 10 mil
  textpos = upperleft
  textorientation = horizontal
  refdessize = 100
  mask = 6 mil
  clearance = 10 mil

Device = QFP
  defaultunit mm
  centerpadwidth 0
  centerpadheight 0
  documentation = 
"http://www.analog.com/static/imported-files/Data_Sheets/AD8613_8617_8619.pdf";
  pins = 6 # later fix to 5
  rows = 3
  width = 2.2 # center-center
  pitch = 0.95
  padthickness = 0.65
  padlength = 0.8
  ovalpads = no
  p1silkmark = damage
  p1coppermark yes
  silkbox custom
  silkboxwidth 0.6
  silkboxheight 2.9
  Generate TSOT23-5.fp # Caution: delete pin 6 and move pin 5 to that 
position manually!


Und hier der Footprint -- ich habe Pin 1 oval gemacht da du keinen 
Bestückungsdruck hast, Kannst Du mit Taste Q in PCB ändern:

stefan@AMD64-X2 ~/test $ cat TSOT23-5.fp
Element["" "" "TSOT23-5" "" 0 0 -4331 -13209 0 100 ""]
(
  Pad[-4626 -3740 -4035 -3740 2559 2000 3759 "1" "1" ""]
  Pad[-4626 0 -4035 0 2559 2000 3759 "2" "2" "square"]
  Pad[-4626 3740 -4035 3740 2559 2000 3759 "3" "3" "square"]
  Pad[4035 3740 4626 3740 2559 2000 3759 "4" "4" "square"]
  Pad[4035 -3740 4626 -3740 2559 2000 3759 "5" "5" "square"]
  ElementLine[-1181 -5020 -1181 5709 1000]
  ElementLine[-492 -5709 1181 -5709 1000]
  ElementLine[-1181 -5020 -492 -5709 1000]
  ElementLine[1181 5709 1181 -5709 1000]
  ElementLine[1181 5709 -1181 5709 1000]
  Attribute("name" "TSOT23-5")
  Attribute("author" "Stefan Salewski")
  Attribute("dist-license" "GPL")
  Attribute("use-license" "unlimited")
  Attribute("date" "05-JUN-2009")
  Attribute("documentation" 
"http://www.analog.com/static/imported-files/Data_Sheets/AD8613_8617_8619.pdf";)
)

von Иван S. (ivan)


Lesenswert?

Hallo Stefan,

vielen Dank für den Footprint. Wie gesagt, falls Du mal in Österreich 
bist (und im oberösterreischischen Zentralraum Linz/Wels/Steyr) 
vorbeikommst kriegst Du ein Bier von mir!

Den SFG von Dir hab' ich mir jetzt auch zugelegt, tolles Programm, 
Respekt!

von Иван S. (ivan)


Angehängte Dateien:

Lesenswert?

Ein kleiner Genosse dieser Art soll das ganze Mal ansteuern.
Quick and Dirty gemacht und dann gemerkt, daß die Bedienelemente 
(Taster) ja komplett fehlen. Oben zwei Spannungsregler (werde morgen 
schauen, obs die auch stehend gibt), ein Elko und eine 
Gleichrichterbrücke und rechts der 230V-Teil mit den Halbleiterrelais.

Mitte links eine OpAmp-Schaltung (Anregung aus dem Forum) mit 
Präzisionswiderstand und der Spannungsreferenz, deren Footprint Stefan 
freundlicher Weise gespendet hat. Sie treibt einen PT100 über den 
4-pinnigen Stecker. Daneben der JTAG-Header und unten die Verbindung zum 
Videoadapter.

Der Controller ist zwar etwas zu groß, war aber mit seinen 48k Speicher 
und dem SAR-ADC der passendste. Bei diesem Projekt wird nicht gespart!

Das ganze wird ein schöner Einstieg in die Assemblerprogrammierung.

von Иван S. (ivan)


Angehängte Dateien:

Lesenswert?

Selbiges, noch mal schnell mit stehenden Spannungsreglern und der Leiste 
für die Bedienelemente.

von Иван S. (ivan)


Angehängte Dateien:

Lesenswert?

Schon wieder für das Haupt-IC den falschen Footprint genommen (ist mir 
beim Epson auch schon wieder passiert, die Videoplatine muss also auch 
nochmal neu gemacht werden).

Die Ofenplatine sollte jetzt aber passen, das ist die endgültige 
Version.

von Dennis Schulz (Gast)


Lesenswert?

Hi Ivan,

wie weit bist Du denn schon mit der "Videoplatine" gekommen?
Ich würde dir vielleicht noch den einen oder anderen entstör-Kondensator 
an den Spannungseingängen des S1D13742 empfehlen.
Da wäre die 1.5V Core-Spannung für den Prozessor, die sollte auf jeden 
Fall für jeden Eingang relativ nah am Eingang so einen Kondensator 
bekommen.

Gruß Dennis

von Иван S. (ivan)


Lesenswert?

Hallo Dennis,

> wie weit bist Du denn schon mit der "Videoplatine" gekommen?

Ich bin eingentlich mit dem Layout ziemlich fertig geworden, darf aber 
trotzdem nochmal alles neu machen. Mein Notebook hat nämlich den Geist 
aufgegeben und ist zu MSI bach Polen eingeschickt worden. Ich weiss 
nicht woran es gelegen hat, ein Tptalausfall und ich habe kein Backup. 
Ich hab' zwar zwei kleine Wodkafläschchen und einen Zettel "Please don't 
format the disk, if possible" beigelegt, aber ob es was hilft, darauf 
kann ich nur hoffen. Die Ofenplatine muss auch neu gemacht werden, da 
dort einige selbstgemachte Footprints (für die Relais und die 
Kabelfüsse) verwendet worden sind :-(

> Ich würde dir vielleicht noch den einen oder anderen entstör-Kondensator
> an den Spannungseingängen des S1D13742 empfehlen.
> Da wäre die 1.5V Core-Spannung für den Prozessor, die sollte auf jeden
> Fall für jeden Eingang relativ nah am Eingang so einen Kondensator
> bekommen.

Der S1D hat viele solcher CoreVDD-Eingänge. Würdest du an jedem Eingang 
einen spendieren? Und wie siehts mit PIOVDD (3V) aus?

> Gruß Dennis

Gruß zurück, Iwan

von Dennis S. (pantheron)


Lesenswert?

Hi Ivan,

wenn möglich spendier jedem Spannungseingang einen Kondensator. Du 
kannst ja evtl. 0402 oder 0603er smd nehmen, die lassen sich leichter im 
layout unterbringen.

Das mit Deinem Notebook ist aber ärgerlich!
Da kann man nur hoffen das die Leute so nett sind und die Festplatte in 
ruhe lassen.
Wieso hast Du diese nicht ausgebaut? Bisher war das immer legitim und 
bei wichtigen Sachen ja unumgänglich bevor du es weggeschickt hast?

In der Regel ist das sogar erwünscht, aber es gibt einige (MacBook z.b. 
da führt es zum verlust von der Garantie), weggeschickt hast Du es ja eh 
schon, ich drück Dir da mal die Daumen, das kostet ja schon etwas Zeit 
wenn man alles neumachen muss.

Ein Vorteil hat das aber meistens, es wird besser als die 
Vorgängerversion ;)


Gruß Dennis

von Kai F. (k-ozz)


Lesenswert?

Hallo Iwan,

was Dennis mit dem Kondensatoren gesagt hat solltest du nach Möglichkeit 
beherzigen.
Ich habe bei mir alle 22 (ja, zweiundzwanzig) Versorgungs-Pins mit je 
einem 100nF Kondensator in 0402 geblockt. Das dürfte dir bei einer 
selbst geätzten Platine recht schwer fallen. Da sind halt viele DuKos 
notwendig.

Vielleichst solltest du einmal darüber nachdenken, eine Platine fertigen 
zu lassen. Evtl. finden sich hier ja noch ein paar Abnehmer.

Gruß,
Kai

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.