www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Spartan 3A DDR2 Ram


Autor: Läubi .. (laeubi) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich besitze ein Spartan 3A Starter Board welches (unter anderem) einen 2 
Kanal ADC besitzt.
Damit wollte ich mir mithilfe des VGA Ports einmal ein DSO bauen. Dafür 
brauchts natürlich einen Speicher.
Nun hat das Board einen 32Mx16 DDR2 Ram Chip drauf. Alerdings traue ich 
mich da noch nicht so recht dran, zwar habe ich mir mit dem Memmory 
Generator einen Controller generieren lassen, das sit aber irgenwie 
alles etwas "Black Magic", daher wollte ich mal fragen ob schonmal 
jemand DDR2 Chips mit nem FPGA genuzt hat und ob die für sowas brauchbar 
sind.
Ich wollte parralel dazu den DDR2 Ram auch als Bildschirmpuffer 
verwenden um die Daten auf nem VGA Monitor auszugeben, bin mir aber 
nicht sicher ob das ungünstig ist, habe bisher nur mit SRAMs gearbeitet 
das war alles etwas einfacher zu verstehen.

Alles in allem bin ich mir unsicher ob der RAM überhaupt mit 
vertretbarem Aufwand einsetzbar ist oder ob ich ihn lieber weiterhin auf 
dem Board vertauben lassen soll ;)

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  Läubi .. (laeubi) Benutzerseite

>Nun hat das Board einen 32Mx16 DDR2 Ram Chip drauf. Alerdings traue ich
>mich da noch nicht so recht dran,

Der beisst nicht ;-)
Und mehr als nicht funktionieren kann er nicht.

>jemand DDR2 Chips mit nem FPGA genuzt hat und ob die für sowas brauchbar
>sind.

Sind sie.

>nicht sicher ob das ungünstig ist, habe bisher nur mit SRAMs gearbeitet
>das war alles etwas einfacher zu verstehen.

Der MIG stellt dir doch eine Schnittstelle bereit, welche einem SRAM 
sehr nahe kommt. Fettig.

>Alles in allem bin ich mir unsicher ob der RAM überhaupt mit
>vertretbarem Aufwand einsetzbar ist oder ob ich ihn lieber weiterhin auf
>dem Board vertauben lassen soll ;)

Kannst ja mal klein anfangen un erstmal mit dem internen BRAM arbeiten. 
Wenn das läuft, kannst du dein Design auf DDR2 aufbohren.

MFG
Falk

Autor: Läubi .. (laeubi) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
BRAM hab ich ja schon erfolgreich angesprochen und genuzt, daher lechtzt 
es mir halt nach dem "großen" Speicher (immerhin 32Mx16) Ich hab nur 
schon soviel über Probleme mit DDR Ram gelesen u.A. halt das sie nur für 
sequentiellen Zugriff wirklich brauchbar sind.
Aber du hast recht... mehr als nicht funktionieren kanns ja nicht ;)

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  Läubi .. (laeubi) Benutzerseite

>schon soviel über Probleme mit DDR Ram gelesen u.A. halt das sie nur für
>sequentiellen Zugriff wirklich brauchbar sind.

Das ist auch so. Du musst mit einem BRAM als FIFO die Daten in und aus 
dem DDR puffern.

MFG
Falk

Autor: Läubi .. (laeubi) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Falk Brunner schrieb:
> Der MIG stellt dir doch eine Schnittstelle bereit, welche einem SRAM
> sehr nahe kommt. Fettig.

Hallo Falk,

habe jezt mit dem MIG mir ein Design erstellen lassen.
Das ganze sieht nur eher erschreckend als "SRAM nah" aus...

Habe unter:
"coregen\spartan3a\board_files\board_files\board_files\DDR2_SDRAM\XST\vh 
dl_xst_bl8_withtb\par"
einfach mal das ISE Projekt geöffnet und nachdem ich die chipscope datei 
rausgeworfen habe ließ sich auch ein Bitfile erzeugen. An welcher Stelle 
ich mich da jezt aber einhaken kann um zu lesen/schreiben erschließt 
sich mir überhaupt nicht...
Kannst du mir nen Tip geben wie ich nen Anfang in dem "DDR-Chaos" finden 
kann?

Autor: Niklas Gürtler (erlkoenig)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das UG086 - "Xilinx Memory Interface Generator User Guide" enthält u.A. 
eine Doku über die Ansteuerung des generierten DDR2 SDRAM Controllers.
Und kennst du schon XAPP454 - "DDR2 SDRAM Interface for Spartan-3 
Generation FPGAs" und XAPP458 - "Implementing DDR2-400 Memory Interfaces 
in Spartan-3A FPGAs" (wobei letzteres - DDR2-400 - nur mit FPGAs mit dem 
Speed Grade -5 geht, welcher jedoch nicht auf dem Starter Kit verbaut 
ist, leider) ?

Autor: Läubi .. (laeubi) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Niklas G. schrieb:
> Das UG086 - "Xilinx Memory Interface Generator User Guide" enthält u.A.
> eine Doku über die Ansteuerung des generierten DDR2 SDRAM Controllers.
> Und kennst du schon XAPP454 - "DDR2 SDRAM Interface for Spartan-3
> Generation FPGAs" und XAPP458 - "Implementing DDR2-400 Memory Interfaces
> in Spartan-3A FPGAs" (wobei letzteres - DDR2-400 - nur mit FPGAs mit dem
> Speed Grade -5 geht, welcher jedoch nicht auf dem Starter Kit verbaut
> ist, leider)?
Danke XAPP454 entwirrt schon einiges... Seit Xilinx ihre Suche auf 
"Custom Google" umgestellt hat habe ich das Gefühl das man gezielte 
Informationen nurnoch per Zufall findet.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.