Datum: 19.06.2009 10:22
Hallo, ich versuche mich gerade an meiner ersten 4-fach Layer Platine. Ich habe mir folgenden Aufbau überlegt: Layer 1 Signal Layer 2 GND Layer 3 VCC Layer 4 Signal So weit, so gut. Vias gehen (aus Kostengründen) immer komplett durch. Mein Problem ist jetzt der Layer 3 für VCC. Ist es sinnvoll diesen flächig zu füllen, oder sollte ich da einzelne Bahnen ziehen? Entsteht bei einer flächigen VCC Ausführung eine Kapazität zwischen VCC und GND die mir Probleme bereiten kann?
Autor:
... ...
(docean)
Datum: 19.06.2009 10:36
Gustav schrieb: > Entsteht > bei einer flächigen VCC Ausführung eine Kapazität zwischen VCC und GND > die mir Probleme bereiten kann? Genau das Gegenteil passiert... die beiden Flächen bilden ein großen Kondensator der dir HF wegfängt bzw. die VCC buffert
Datum: 19.06.2009 10:51
So ist es !!! Die Kapazität kommt dir hier zu Gute. Genau das will man damit erreichen. HF kapazitiv kurzschließen. Gruß
Datum: 19.06.2009 11:23
Danke für die Info. Meine Intention für 4 Lagen war eigentlich eine optimierte Masse-Anbindung und Platzproblem aufgrund enger Bestückung. Somit ist der HF-Killer und der VCC-Buffer ein zusätzlicher Benefit.
Datum: 19.06.2009 12:36
Hallo Gustav (Gast), das funktioniert aber nur, wenn die Vcc und GND Lagen relativ dicht beieinanderliegen. Und dicht bedeutet wenigstens 100µm, besser noch weniger. Ansonsten hast du keinen spürbaren Effekt. Wenn dein Board Standard Dicke (1.5mm) hat, wird es ein etwas hässlicher Lagenaufbau, weil du einen 100µm oder 50µm Kern hast und den Rest mit Prepregs aufüllen musst. Dieses Paket verhält sich etwas "schwammig" in der Multilayerpresse und wird eigentlich nicht wirklich gern beim Pcb Hersteller gesehen. Auch wenn es geht ... Gruss Uwe
Datum: 19.06.2009 17:15
Autor: Uwe (Gast) Datum: 19.06.2009 12:36 >das funktioniert aber nur, wenn die Vcc und GND Lagen relativ dicht >beieinanderliegen. Und dicht bedeutet wenigstens 100µm, besser noch >weniger. Ansonsten hast du keinen spürbaren Effekt. Die Kapazität zwischen den Lagen (Plattenkondensator) ist eh winzig, irgendwas im Bereich 10pF/cm^2 soweit ich mich erinnere. (Es gab dazu mindestens einen Thread mit Falks Beteiligung...) Aber breite oder flächige Leiterbahnen für die Versorgungsspannung bedeutet auch geringere Induktivität -- die Induktivität einer Leiterbahn ist ja wohl umgekehrt proportional zur Breite.
Datum: 19.06.2009 17:19
>irgendwas im Bereich 10pF/cm^2 soweit ich mich erinnere. Beitrag "PCB-Design Theorie und Praxis bei Impedanz und Lagenaufbau"
Datum: 22.06.2009 07:00
Moin Stefan, an diesen Thread erinnere ich mich gut. Aber wir waren mal bei ca.50pF/cm^2 .... Und wie ich damals schon sagte, sind dies optimale Kondensatoren. Ob dies im hier vorliegendem Fall Sinn macht, ist eine andere Frage, schon wegen des sich aus 4 Lagen ergebenden ungünstigen Lagenaufbaus. Gruss Uwe
Datum: 22.06.2009 08:26
Hallo, eine Frage zu dieser Thematik: Wie gestalte ich den Vcc-Layer, wenn man zwei unterschiedliche Versorgungsspannunge (+3V3 und +5V) hat? LG
Datum: 22.06.2009 09:25
@Mille Stichwort: Split planes Beachte aber, dass du keine Signale über die Split-Grenzen routen solltest, wenn die Power-Plane die nächste Plane zum Signal ist, da du so einen Loop erzeugst. Siehe dazu auch meinen Link.
Datum: 22.06.2009 12:10
Danke @ Stefan ... welchen Link meinst du?
Datum: 22.06.2009 12:15
Ach ja, der war ja in einem anderen Thread :) http://www.hottconsultants.com/tips.html
Datum: 22.06.2009 15:10
Danke für den Link... Gilt das gleiche, was für die Split-Planes bzgl. unterschiedlicherer Versorgungsspannungen gilt, auch für verschiedene Massefläche auf der Ground-Plane? (digitaler, analoger, power-Ground) lg
Datum: 22.06.2009 15:22
Datum: 22.06.2009 16:15
Danke... Die Sache mit Split-Planes beim GND-Layer ist mir noch nicht ganz klar muss ich sagen... einerseits hört man immer wieder, die unterschiedlichen GND's immer zu trennen und dann an nur einem Punkt (welchen eigentlich; beim z.B. Spannungsregler?) zusammenführen. Und auf dem Link vom Stefan steht dann, man solle nur eine GND verwenden, jedoch die Schaltungsteile sauber trennen und getrennt voneinander routen. Das mit dem getrennt voneinander routen (also z.B. analoge und PWM-Signale) und auch getrennt voneinander platzieren macht ja Sinn und ist einleuchtend. Aber unterstützen Split-Planes dann nicht die ganze Sache hinsichtlich EMV? Noch ne andere Frage: Wenn man ein 4-Lagen Layout hat mit der quasi-standard Aufteilung - Signal - GND - Power - Signal welche Unterschiede macht es, ein Signal auf dem ersten bzw. letzten Layer zu routen? Am ersten Layer müsste die Abstrahlung kleiner sein aufgrund der kleineren Schleife? lg
Autor:
Alex H.
(hoal)
Datum: 22.06.2009 18:50
Mille schrieb: > Danke... > > Die Sache mit Split-Planes beim GND-Layer ist mir noch nicht ganz klar > muss ich sagen... einerseits hört man immer wieder, die > unterschiedlichen GND's immer zu trennen und dann an nur einem Punkt > (welchen eigentlich; beim z.B. Spannungsregler?) zusammenführen. Und auf > dem Link vom Stefan steht dann, man solle nur eine GND verwenden, jedoch > die Schaltungsteile sauber trennen und getrennt voneinander routen. > > Das mit dem getrennt voneinander routen (also z.B. analoge und > PWM-Signale) > und auch getrennt voneinander platzieren macht ja Sinn und ist > einleuchtend. Aber unterstützen Split-Planes dann nicht die ganze Sache > hinsichtlich EMV? Hier ist es ausführlicher: http://www.hottconsultants.com/pdf_files/june2001p...
Datum: 23.06.2009 09:02
>http://www.hottconsultants.com/tips.html
Das ist endlich mal ein guter Einstieg in die Materie. Bislang habe ich
viel "nach bestem Wissen und Gewissen" gearbeitet. Die Seite ist
lesenswert. Danke für den Link.
Datum: 23.06.2009 11:19
Der Link ist wirklich interessant, danke. Das bringt Licht in die Sache mit der Ground-Plane! lg
Datum: 24.06.2009 14:53
Hallo, jetzt habe ich noch eine konkretere Frage bzgl. den Versorgungs- und GND-Planes: Ich möchte auf meine Platine ein Controllerboard (Infineon TC1797 von Phytec) aufsetzen und verwende dazu eine 4-Layer Platine. Die Verbindung zu meiner Platine wird mit zwei 160poligen Steckern gemacht, wobei dort an mehreren Pins +3V3 angeschlossen werden muss sowie auch Anschlüsse für die analoge und digitale Masse. Des weiteren wird dort auch relativ knapp beisamen die Pins für die analogen Eingänge sowie kritische Signale (MSC, SPI, PWM) hinausgeführt. Folgende Fragen ergeben sich mir dabei bei dem Design der Platine: - nach allem was ich gelesen habe, ist eine gemeinsame Masse (Plane) bei einer guten Aufteilung der Funktionsblöcke am sinnvollsten. Jedoch erscheint mir das einwenig schwierig, wenn alles relativ eng beisamen liegt. Obwohl das selbe Problem habe ich ja auch, wenn ich direkt vom µC weggehe?? Ist das Konzept, dass unter"http://www.hottconsultants.com/pdf_files/june2001p..." beschrieben ist, auch für große µC's gültig, die verschiedene Signaltypen relativ eng beisamen haben? - wie route ich am besten die kritischen Signal bezüglich den analogen Signalen direkt am Stecker des Controllerboards? Macht es eventuell Sinn, in so einem Fall Guard-Leitungen zu ziehen? Bei Guard-Leitungen handelt es sich eigentlich eh nur um GND-Leitungen, die am Anfang und Ende mittels einer Via auf die GND-Plane verbunden sind? - bis auf die +3V3 des Controllerboards brauchen alle weiteren Bausteine auf meiner Platine +5V. Ist es sinnvoll, eine +3V3-Insel unter dem Controllerboard auf dem Power-Plane zu machen und den Rest der Power-Plane auf +5V? Verbinde ich dann die +3V3-Inseln mit einer dickeren Leitung auf der Power-Plane zu dem Spannungsregler und dann mit einer Via nach oben? Danke und LG
Datum: 24.06.2009 15:34
Hallo Mille, > Bei Guard-Leitungen handelt es sich eigentlich eh nur um GND-Leitungen, > die am Anfang und Ende mittels einer Via auf die GND-Plane verbunden > sind? Das kann eine Lösung sein. Aber etwas an deinem Satz macht mich hellhörig: > "sich eigentlich eh nur um GND-Leitungen,..." Es ist zuweilen fatal eine gute Idee mit einer halbherzigen Umsetzung zu erschlagen. Das eigentliche Problem ist, das du dein GND Guard mit zwei armen Vias an Ground anbinden willst (wenn ich das richtig verstanden habe)! Füge entlang deiner Guard Leitung mehrere Vias ein, ansonsten hast du eine Antenne. Achte darauf, das deine Guard Leitung das Signal komplett einhüllt. Ach ja, wenn das zu schützende Signal Impedanz definiert ist, komme mit der Guard Leitung nicht zu dicht ran. Wenn du Zugriff auf einen Impedanz Solver (z.B. von Polar Instruments) hast, kannst du ja mal den Einfluss simulieren ... Schönen Feierabend Uwe
Datum: 24.06.2009 16:10
@Uwe: Ok danke für den Tipp bzgl. der Guard-Leitung! lg
Datum: 26.06.2009 13:21
Kann man eigentlich Guard-Leitungen auch bentuzen, um etwa analoge Leitungen vom Eingangsstecker hin zum µC vor (kapazitiven oder induktiven) Einkopplungen auf der Leiterplatte zu schützen? Macht das Sinn, wird das so gemacht? lg mille
Datum: 26.06.2009 23:31
natürlich machen Guardleitungen bei Übersprechproblemen immer Sinn. Wenn genug Platz ist und man Zeit hat,sollte man am besten jede Leitung damit ausstatten. Die frage ist, ob's wirklich relevant ist. bei analogsignalen begrenze ich die Bandbreite aufs notwendigste mit einem RC-TP ganz knapp vor dem ADC Pin des MC. Das hat immer sehr gute resultate gebracht. Grüße gebhard
Datum: 27.06.2009 07:48
Nach meinem Verständnis bringt eine solche "Guard-Leitung" nur etwas gegen kapazitive einkopplung. Ich hab's persönlich noch nie benutzt. Gegen kapazitive Einkopplung hilft auch genügend Abstand zwischen den Leiterbahnen und das vermeiden von Parallelem routing über lange Distanzen. Wenn der Platz eng ist, und du digitale und analoge Signale nah beieinander routen musst, könnte es aber nützlich sein.
Datum: 27.06.2009 08:31
Ok danke, dann werd ich mal schauen, dass ich genug Abstand halten kann und diese eventuell, bei genügend Platz, vorsehen! Danke und schönes Wochenende
E-Mail-Benachrichtigung aktivieren