While Schleife Synthetisieren oder umgehen

[Stefan K. (stefan82)]

Hallo zusammen,
Ich habe folgenden Code zurecht gebastelt, um abwechselnd in zwei 
FiFo_Speicher zu schreiben. Nun sagt mir die ISE 10.1, dass die wait 
Anweisung innerhalb des Prozesses nicht synthetisierbar ist.
Im Buch VHDL-Synthese hies es nur "die Synthese von Prozessen mit dem 
while konstrukt" sei "noch nicht einheitlich implementiert".

Hat jemand nen Denk Anstoß für mich wie ich die while Schleife umgehen 
kann? Hab da grad irgendwie ne Denk-Blockade ... denk glaub ich ohnehin 
noch zu nahe an einer Hochsprache orientiert.

Meine vhdl source dazu:

CWRSLCT_proc : process 
begin
wait until (rising_edge(WR_Clk));
  if ((FFlag_A0 = '0') and (RDC_active_A0 = '0')) then    
    while (FFlag_A0 = '0') loop
      WRC_active_A0 <= '1';
      WRC_active_A1 <= '0';
      FIFOWR_ERR <= '0';
      DIN_A0 <= DIN;
      DIN_A1 <= (others => '0');
      WR_EN_A0 <= WR_EN;
      WR_EN_A1 <= '0';
      wait until (rising_edge(WR_Clk)); -- not accepted!?
    end loop;
    WRC_active_A0 <= '0';
    WRC_active_A1 <= '0';
  elsif ((FFlag_A1 = '0') and (RDC_active_A1 = '0')) then    
    while (FFlag_A1 = '0') loop
      WRC_active_A0 <= '0';
      WRC_active_A1 <= '1';
      FIFOWR_ERR <= '0';
      DIN_A0 <= (others => '0');
      DIN_A1 <= DIN;
      WR_EN_A0 <= '0';
      WR_EN_A1 <= WR_EN;
      wait until (rising_edge(WR_Clk));
    end loop;
    WRC_active_A0 <= '0';
    WRC_active_A1 <= '0';
  else 
    WRC_active_A0 <= '0';
    WRC_active_A1 <= '0';
    FIFOWR_ERR <= '1';
    DIN_A0 <= (others => '0');
    DIN_A1 <= (others => '0');
    WR_EN_A0 <= '0';
    WR_EN_A1 <= '0';
  end if;
end process CWRSLCT_proc;

Gruß und Dank,

Stefan

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

 
  wait until (rising_edge(WR_Clk));
  :
      wait until (rising_edge(WR_Clk)); 
      :
      wait until (rising_edge(WR_Clk));
  :

Ja, sowas hinzuschreiben würde selbst ich mich nicht trauen.
Und ich traue mich einiges... ;-)

> die wait Anweisung innerhalb des Prozesses nicht synthetisierbar ist.
Doch. Aber es ist nur eine (in Zahlen: 1) pro Prozess synthetisierbar.
Warum? Die Wait-Anweisung ist nichts anderes, als eine in den Prozess 
hineingeschriebene Sensitiv-Liste. Und davon gibt es auch nur maximal 1 
pro Prozess.

[Stefan K. (stefan82)]

Ok. Sry ... den allgemeinen Syntax für das VHDL While Construct habe ich 
mir aus dem VHDL-Synthese Buch abgeschrieben.

Wenn ich die zusätzlichen waits in den Loops nun raus nehme meckert ISE 
mit einem Loop Iteration Limit (64) rum. Wie komme ich denn nun daran 
wieder vorbei ... ?

VHDL und ISE bringen mich noch irgendwann um ...

[Hans-Werner (Gast)]

Normalerweise implementiert man Schleifen als Zustandsmaschinen.
Wo ist deine Zustandsmaschine ?
"while" ist nicht synthetisierbar.
Zustand 1: Anfangswert setzen
Zustand 2: Operationen ausführen (Vorsicht: Alles parallel)
Zustand 3: Prüfen ob Endwert erreicht (Wenn nicht: Rücksprung)

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Weder FFlag_Ax noch RDC_active_Ax werden von diesem Prozess verändert. 
Sind das statische Signale?

Falls ja: lass die while-loop-Geschichte und die zusätzlichen wait 
einfach raus. Denn der Prozess (und damit auch die ganzen Abfragen) wird 
ja in jedem Takt durchlaufen...

[Stefan K. (stefan82)]

Es handelt sich leider nicht um statische Signale FFlag_Ax it das Full 
Flag des jeweiligen FiFos und das RDC_Active_Ax signalisiert einen 
laufenden Read Prozess auf dem jeweiligen FiFo.

Versuche gerade das in einer Statemachine zu kodieren, hab mir aber ein 
paar Latches eingefangen. Muß eigentlich wirklich jeder benannte 
"Ausgang" der Statemachine in jedem State aufgeführt werden?

Also wenn ich beispielsweise WR_En in Status S1 setzen will, muß ich 
dann den Zustand auch für alle anderen States einzeln eindeutig 
definieren?

[Stefan K. (stefan82)]

Ok, die obige Frage hat sich gerade erledigt, habs ausprobiert und mir 
das RTL Schematic mal angeguckt ... eigentlich ja auch logisch.