www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Zusammenschalten verschiedener LFSRs


Autor: Martin (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
welchen sind hat das Zusammenschalten mehrerer Linear Feed Back Shift 
Register. Ich habe hier ein Blockschaltbild vor mir wo drei LFSRs mit 
unterschiedlichen Polynomen parallel betrieben werden. Aus jedem werden 
willkürlich zwei Ausgangsbits genommen und zu einem 6 bit Ausgangswort 
zusammengefügt. Hat das einen besonderen Sinn. Erhöht sich somit die 
maximale Zykluslänge ? Leider lässt der Author (Semesterarbeit) den Sinn 
und Zweck dieses Vorgehens völlig unbeleuchtet.
Gruss, Matze

Autor: AL_JA (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

man nimmt in der Regel nur ein Bit eines LFSR um damit 
Pseudo-Zufallszahlen zu erzeugen, denn andernfalls wird - zusätzlich zu 
der eigentlichen Periodenlänge des LFSR - ein periodisches Signal 
kleinerer Länge generiert.

Bin selbst kein Experte auf dem Gebiet, habe aber vor kurzem  einen 
einfachen Rauschgenerator benötigt, mir hat die englische Wikipedia 
weitergeholfen:

http://en.wikipedia.org/wiki/LFSR -> Xilinx-Link

Vielleicht hatte der Schreiber der Semesterarbeit nur einen sehr kleinen 
CPLD und wollte Logik sparen, aber besser dürften 6 parallele LFSR sein. 
Bei allen kann das gleiche Polynom verwendet werden, allerdings mit 
unterschiedlichen preload-Werten.

Falls Rauschen als Störquelle erzeugt wird, lohnt es sich ein Histogramm 
für die Verteilung und eine FFT (keine unerwünschten Perioden) 
aufzustellen.

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Hat das einen besonderen Sinn.
Ich tippe auf Hokus-Pokus ;-)

Mit einem z.B. 16 Bit breiten LFSR kann ich maximal 65535 verschiedene 
Zufallszahlen erzeugen. Ich kann mir keine Konstellation vorstellen, in 
der die Aufteilung der Zahlen auf z.B. 2x8 Bit eine bessere 
Zufallsreihenfolge bringen könnte. 16 Bit bleiben 16 Bit.

> wo drei LFSRs mit unterschiedlichen Polynomen parallel betrieben werden.
> Aus jedem werden willkürlich zwei Ausgangsbits genommen und zu
> einem 6 bit Ausgangswort zusammengefügt.
Wenn also jedes der drei LFSR 16 Bit breit wäre, würde ich von einem 48 
Bit LFSR, aus dem willkürlich 6 Bit herausgeschnitten werden, gleich 
gute Ergebnisse erwarten.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.