www.mikrocontroller.net

Forum: FPGA, VHDL & Co. "Assign package Pins" - ISE9.2


Autor: J.H. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Haltet mich jetzt nicht für blöd, das tu ich schon selber. Ich habe auch 
schon die empfohlenen threads durch, aber keine Lösung gefunden.

Ich habe auf die Empfehlung von "supachris" nun die alte Ise 9.2 Version 
installiert. (bin ja derzeit dabei, simulierenderweise ins vhdl zu 
kommen). Nun habe ich da ein minimal projekt angelebt was auch erstellt 
werden kann. Klicke ich dann auf Assign Package Pins, möchte ise ein ucf 
filde erstellen - soweit alles gut. Wenn dann aber pace geladen ist, 
gibts eine Fehlermeldung "Pace was unable to open the HDL source 
file...." und im pace log steht "ERROR:HDL Parsers:3562 ..line1... 
Expecting 'vhdl' keyqord but found 'work'....
Was hat es damit auf sich und vor allem, was tue ich dagegen bzw mache 
ich falsch.
Mit einer ise 6 funktionierte das pin assign. Ich spiele mit dem 
Gedanken, mir wenn ich einigermaßen Fortschritte mache das Nexys2 Board 
zu kaufen und versuche daher eben ise9.2.

Das Problem müssen doch die ise 9.2 Nutzer auch gehabt haben. Oder sonst 
ein Erfahrener ise Nutzer ne Idee? Supachris vielleicht?
danke im Voraus

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Nun habe ich da ein minimal projekt angelebt
MAch doch mal "cleanup projekt files", zippe das Ganze und hänge das 
hier an.
Oder nur mal die vhdl-Datei.

Autor: J.H. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Vielen Dank fürs Angebot! ich glaube ich habe das Problem gerade vor 3 
Minuten und ca 2 Liter kaffee gefunden: Beim projekt anlegen habe ich 
vergessen bei preferred language vhdl anzugeben; das steht default auf 
Verilog :-((
Hab ich erst bemerkt nach komplett neuem Projekt.

ich hoffe es gibt keine Probleme mehr ansonsten.... naja.

Eine SEHR steinige Lernkurve

Autor: Dirk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

steinig ist der Anfang wirklich, weil die ISE sehr mächtig ist, aber 
nach einiger Zeit und die ersten beschriebenen Zaehler wird es zur 
Gewohnheit.

Momentan macht mir mehr Modelsim zur schnellen Simulation mehr Probleme 
(testbench schreiben, tcls).

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.