Hallo zusammen, ich habe einen ADC, welcher mir einen 10 Bit Wert an meinen FPGA liefert. Diesen werte ich aus, indem ich in mit einer vorgegebenen Grenze vergleiche, um die steigende Flanke des AD-gewandelten Signals zu erkennnen. Allerdings driftet der 0-Punkt des ADC und die Erkennung funktioniert nicht zuverlässig. Hatte schon mal jemand ein ähnliches Problem? Gruß Heino
> Hatte schon mal jemand ein ähnliches Problem? Ist das die Frage? Dann lautet meine Antwort: Nein. > Allerdings driftet der 0-Punkt des ADC Weshalb? Wieviel?
ungefähr +/-100 Punkte. Genau läßt sich das nicht sagen. Wobei ich mittlerweile denke, dass es zum Teil auch and der APD liegt, welche dem ADC das zu wandelnde Signal liefert.
Hat sich erledigt. Ich mache eine Durchlichtmessung auf einer LWL-Schleife. Wenn mein Kollege allerdings die Laserleistung aufdreht und die APD damit übersteuert, brauche ich mich nicht zu wundern, dass nichts mehr funktioniert und nur noch Grütze rauskommt. Also war das Problem eher kommunikativer als technischer Natur. :-) Trotzdem vielen Dank!
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.