Forum: FPGA, VHDL & Co. View RTL Schematic: "falsche" Darstellung des Designs


von Martin K. (mkohler)


Angehängte Dateien:

Lesenswert?

Hallo,
Ich habe hier ein Design für den Xilinx XC3250e-4VQ100, welches diesen 
ziemlich auslastet. Innerhalb dieses Designs habe ich nun ein Modul, 
welches wiederum aus 5 Submodulen besteht.

Auf dem Top Level werden alle Module im RTL Schematic schön sauber als 
einzelne Kästchen gezeigt. Pushe ich nun aber in den problematischen 
Block hinein, so läuft die RTL Anzeige Amok, d.h. es werden nicht mehr 
die 5 Unter-Module gezeigt, sondern einzelne Gatter (siehe Anhang).

Die blau markierten Bereiche sind korrekt dargestellte Submodule.
Der pink markierte Bereich zeigt ein DPRAM, welches eigentlich auch in 
einem Submodul liegen sollte, hier aber unmotiviert herumhängt...

Hat einer eine Idee, an was das liegen könnte?
Wie kann ich da vorgehen, um den "Fehler" zu finden?
Macht da XST irgendwelche Optimierungen, welche dann nicht mehr als RTL 
Hierarchie darstellbar sind?

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

> Hat einer eine Idee, an was das liegen könnte?
Der RTL-View ist nicht der Architektur-View.
Dort werden bereits irgendwelche Komponenten im Top-Level dargestellt, 
auch wenn sie eigentlich "ganz unten" sind, wenn das gerade so passt.

Probier mal den Schalter "Keep Hierarchy" in den 
Syntheseoptionen(Advanced). Evtl. bewirkt der auch was im Schaltplan.

Insgesamt solltest du zufrieden sein, wenn alle Komponenten dargestellt 
und angeschlossen sind. Das war nicht immmer so  ;-)

von Martin K. (mkohler)


Lesenswert?

Lothar Miller schrieb:
> Insgesamt solltest du zufrieden sein, wenn alle Komponenten dargestellt
> und angeschlossen sind. Das war nicht immmer so  ;-)
Kenn ich, ja...
Ich hatte mich nur so schön dran gewöhnt, dass es mit ISE 9.2 gut 
funktionierte.

Gut, dann wird sich da nicht viel machen lassen.
"Keep hierarchy" probiere ich trotzdem mal aus.

von Martin K. (mkohler)


Angehängte Dateien:

Lesenswert?

Mit "Keep Hierarchy" wird nun die erwartete Darstellung mit 5 Submodulen 
gezeigt.

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Aber Achtung: der Schalter dreht nicht nur an der Schaltplandarstellung. 
Er nimmt dem Synthesizer zugleich die Möglichkeit, "einfache" 
Optimierungen durchzuführen...

von Martin K. (mkohler)


Angehängte Dateien:

Lesenswert?

Ja, hab ich gesehen.
Die Design Summary zeigt, dass mehr Ressourcen verbraucht wurden.

Ich verwende die RTL View nur zur "schönen" Darstellung des Designs 
zwecks Übersicht.
Wenn es in der RTL View nicht "sauber" aussieht, dann stimmt meist auch 
mit dem Coding etwas nicht (meine Erfahrung)

Aktuelles Problem: 8/16/32 Bit Register ab internem Tristate Bus führt 
zu Blöcken mit bis zu 25 hintereinander geschalteten Gattern. Kein 
Wunder, dass der Ressourcenverbrauch explodiert...
(ist übrigens unabhängig vom "Keep Hierarchy" Switch)
Dazu eröffne ich aber wohl besser einen eigenen Thread.

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

> 8/16/32 Bit Register ab internem Tristate Bus
Es gibt keinen internen Tristate-Bus, deshalb wird hier vermutlich ein 
Monstermultiplexer gebaut...

von Martin K. (mkohler)


Lesenswert?

Genau. Alles weitere dazu im (irgendwann folgenden) separaten Thread...

von Martin K. (mkohler)


Lesenswert?

... welcher sich hier befindet:
Beitrag "Register in VHDL effizien implementieren?"

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.