Hi, Da mein Kontakt, der eigentlich das Layout erstellen soll, sich noch nicht gemeldet hat, habe ich mal selber angefangen. Es soll ein Adapter-Board für einen TI MSP430 5438 sein. Das Problem für mich war der zusätzlich Einbau von 2 Quarzen sammt Cs und den Abblockkondensatoren. Meine Fragen: * Habe ich irgendwas Grundsätzliches total Falsch gemacht? * Ist das mit den Quarzen so ok? Mir ist die Funktionalität am Wichtigsten, dass es nicht toll aussieht weiß ich schon :-) * Kleine Tipps, ich bin für alle kleinen Tips von routinierten Layoutern(?) dankbar. Ich würde mich über konstruktive Kritik freuen, da ich gerne lernen will, aber keine Erfahrung habe. PS: Wie realistisch ist es, das im Toner-Transfer-Verfahren selber zu ätzen? mfg morpheus
Angehängte Dateien:
-
plan.png
62 KB
100n und quarz dichter ans IC, so dicht wie möglich!
hmm, aber wie noch dichter, ich bekomme sonst die Anschlüße vom Ic nicht gerade weg, und somit verkannten diese. Nur zur Info, wir reden hier von 14mm Kantenlänge des ICs, ist das echt noch zu weit weg, puh.
Poste das Board mal in höherer Auflösung. Das sieht so aus, als berühren sich die Bahnen weil sie nicht mittig aus den IC-Pads raus gehen. Außerdem wäre vllt. eine Masseflächer rundherum und unterm IC noch ganz gut. Was für Quarzfrequenzen willst du verwenden? Du könntest eventuell auch vier Vias unter dem IC machen und dann auf der anderen Seite die Quarze + Cs drauf.
Angehängte Dateien:
-
qfn32adapter.jpg
210 KB
zum tonertransfer verfahren kann ich selbst nichts sagen, paar freunde haben es versucht, wurde aber nix. ich drucke meine vorlagen mit einem neuen laserdrucker (600dpi) aus, das schwarz ist nicht gerade deckend von meinem hp, pausklar spray drauf , tonerseite zur platine und 5 minuten im isel belichtungsgerät 2. dann entwickeln und ab ins natriumpersulfat, 10 minuten später ist die platine fertig, dann noch verzinnen (lötkolben oder zinnkristalle) statt belichtungsgerät reichen auch 3-4 minuten in die mittagssonne. QFN32 mit 0,5mm pinabstand waren kein problem, ergebnis siehe anhang
Angehängte Dateien:
-
boar.png
330 KB
Hi, die Idee, mit unter den IC finde ich gut nur wie kontaktiere ich die beigen Seiten also wie komme ich von Top auf Bottom, da ich evtl selber ätzen will,wenn es nicht total unrealistisch ist. Im Anhang mit höherer Auflösung und die Bahnen ein bißchen gekürzt.
Auch wenn es nicht ganz professionell ist, kannst du z.B. die Beine der Quarze so weit kürzen, dass sie nur genau auf der anderen Seite der Bohrung enden. Dann klebst du die Quarze mit einem Tropfen Sekundenkleber (oder Heißkleber wenn sie evtl. getauscht werden sollen) auf die Platine und verlötest die Beinchen so, dass das Lötzinn zum Teil ins Loch gezogen wird und nur einen flachen Fleck auf der Oberseite bildet. Eine andere Möglichkeit wären auch SMD-Quarze. Falls du es doch so lässt wie jetzt, bei Q1 scheint am rechten Pin eine Leitung recht nahe am Pad vorbei zu gehen.
Hmm, dass mit den quarzen könnte man so machen, und mit den Abblockkondensatoren? Selbes Prinzip und statt SMD - bedrahtete Cs nehmen und die dann auch minimal in das PCB stecken und dann Festlöten? Was würdest du dann zwischen Lötstelle und IC machen? mir Gefällt die Idee nicht, dass das die Lötstelle den IC berührt, auch wenn da sicher nix passiert... @quarze Sollen 16MHz und 32678Hz werden @grundy das macht mir Hoffnung, werde eh 1-2 Testungen machen und falls es garnicht geht halt fertigen lassen, aber da ich dann später Platinen ätzen möchte die nicht ganz so fein sind, wollte ich wenigstens Probieren. Außerdem ist selber machen günstiger (mit den ganzen Testungen vielleicht nichtmehr ;-) ) @Anhang Habe das Board korrigiert * an die rechte Seite gehörte auch noch ein C * Und den oberen Quarz nach links geschoben damit das rechte Pad frei ist
Die Kondensatoren könntest du als bedrahtete Bauteile genauso anbringen. Aber auf jeden Fall darauf achten, dass die gut befestigt sind, weil die Lötstellen selbst nicht viel aushalten werden. Hat der IC auf der Unterseite eine Metallschicht? Wenn nicht, dann macht das nichts, wenn der auf den Lötstellen aufliegt. Eine ganz andere Möglichkeit wäre auch noch, die Quarze an den Ecken des ICs zu plazieren und die Leitungen dann unter dem IC zu routen. Wenn du keine SMD-Quarze verwenden willst, würde ich die normalen dann um ca. 45° drehen, so dass die Pads parallel zu den Leiterbahnen der äußersten IC-Pads stehen. So kommst du ziemlich nahe an den IC ran und hast als Entfernung nur etwas mehr als die halbe IC-Breite. Btw: der letzte Post hatte keinen Anhang.
Angehängte Dateien:
-
board.png
430 KB
Danke Schonmal, reichen die AbblockCs wie sie auf der rechten und unteren Seite vom Abstand oder müssen Sie noch näher ran? Weil da ich nur 4 Ecken habe, aber 2 Quarze + 4 AbblockCs kann ich diese ja nicht in die Ecken machen, oder mache es als Lötaugen und die Cs als Durchstecktversion, aber ob das dann soviel Platz spart bzw. kürzer ist? Das mit den Qs an den Ecken werde ich mal ausprobieren und mich dann nochmal melden.
Angehängte Dateien:
-
board_Ecken.png
240 KB
Hir mal Desing Vorschlag 2, die Quarze sind jetzt näher drann und ich habe die Masspins durch Masseflächen ersetzt es reicht ja wenn ich an einem Pin GND habe ?
Die beiden Leiterbahnen in der oberen rechten Ecke des Chips werden so wahrscheinlich Probleme bereiten. Kennst du den Design Rules Check (DRC)? Er prüft, ob das Layout diverse Design-Vorgaben erfüllt. Die Vorgaben kannst du selbst erstellen, oder beispielsweise hier sinnvolle runterladen: http://leiton.de/faq/leiton.dru
versuch bitte mal, überall nur mit 45°-Winkeln zu arbeiten. Die Leiterbahnen an Q1 sind gelinde gesagt eine Katastrophe. Die Schleife ab C5 ist unnötig. Wenn du C5, C9, C6, C8 und C7 um 90° drehst, kommst du näher an den IC ran und musst nicht so große Schleifen legen. Die Vias an C1 und C2 sind schlecht platziert. An C8 hast du möglicherweise einen Kurzschluss gebaut, ich hab das Pinout grad nicht zur Hand, sieht aber seltsam aus. Wenn du nur noch 45°-Winkel verlegst, sind solche ZickZack-Verläufe wie am C3 unnötig. Lass mal einen DRC durchlaufen...
@f-baer Danke für die Kritik :-) Bei den Quarzen habe ich das Problem, das wenn die Leiterbahnen schöner werden sollen müssen Sie weiter web vom IC. Ober wenn du ne Idee hast mal es mir doch grad mal auf oder Kringel es ein oder so. C5+C9 habe ich gedreht und die Schleife entfernt C7+C8+C6 habe ich es probiert aber lohnt sich nicht wirklich die zu drehen C1+C2 Meinst du weil die so nahm am Quarz sind? Gibt das Probleme der kommt doch von unten und ich dachte um so näher um so besser ? mfg Morpheus
Ich würde die Kondensatoren näher dran machen, und lese dir bitte die AN von TI über das Quarz durch, dort sind auch Routingbeispiele. Generell gesagt würde ich den chip um 45 Grad drehen, bei gleichbleibenden Leiterbahnen sowie Kontakten, und die Kondensatoren in die (jetzigen) Ecken schicken. Wie du ev. bereits gemerkt hast, bin ich kein Fan von VCC+GND in der Mitte der Stecker, sondern eher auf den Seiten. Wie gesagt, so würde ich das machen, und ev auch kleiner. Weiters würde ich noch einen Stecker für VCC+GND anbringen, sowie ev. einen Resettaster draufmachen, sowie eine Led für Spannung OK oder so, beides optional bestückt. Vielleicht auch einen kleinen Spannungsregler, auch optional bestückt, alles SMD sowie auch die Quarze SMD sowie TH vorsehen, wobei TH eher auf der anderen Seite Bestückt und auf Top gelötet, aber nur als Alternative zum SMD, kann man ja beim Bestücken auswählen, was einem besser gefällt. Wenn du die Platine wirklich so groß machen willst, dann umbedingt noch Jtag drauf, sowie ev. für den Bootloader, und eigentlich könntest du dann auch gleich einen FTDI USB Chip für das Proggen sowie RS232 draufsetzen.
Was ich auch noch machen würde, VCC sowie GND Inseln für ev. Pull-UP/DOWN Wiederstände vorsehen, damit man die (TH) auf das andere Ende der Pfostenstecker rauflöten kann, ist sehr nützlich.
@ Chris Ich werde mal ein Design mit 45° ausprobieren. Ich weiß glaube ich wie du dir Vorstellst VCC/GN an die Ecken und die Bahnen drüber gehen nach oben weg und die drunter nach unten? Zusätzliche Hardware soll auf keinen Fall drauf, das Ding soll Primär als Adapter fungieren alles andere passiert dann auf der eigentlichen Platine. Als einziges vielleicht noch ein Reset, aber sonst nix. Was ist TH? mfg Morpheus
Angehängte Dateien:
-
boar.png
230 KB
@Chris Also so wirklich lohnen tut sich das ja nicht?! Siehe Anhang ich will da oben 1 Ablockkondensator und Quarz ganz nah an den IC bringen aber auf Grund der Gerade-Abgehenden IC-Pads komme ich nicht wirklich näher ran als an meinem Vorschlag mit nicht! 45° IC. Ich habe jetzt exemplarisch nur die linke obere Ecke geroutet, an der man das gut sieht Was mache ich denn falsch ;-)
Angehängte Dateien:
-
top.png
39 KB
Zeus Mclane schrieb:
> Was mache ich denn falsch ;-)
Ich denke, du solltest das Routing-Raster auf weniger als 50mil stellen.
@hoal Danke, darauf hätte man auch selbst kommen können, werde es mal austesten.
Angehängte Dateien:
-
3.png
69 KB
@hoal He das war ne Wahnsinns Idee, die einfachen sind meist die Besten! Mittlerweile gefällt es mir ganz gut im 45° Winkel, schaut nochmal drüber, aber DRC sagt OK Noch Verbesserungen? PS: In nem Anderen MSP430 Forum habe ich gelesen das selbst 15mm kein Problem darstellen sollten...
Du solltest dich kundig machen, wie Abblockkondensatoren fuktionieren. Zwar nicht sehr ausführlich beschrieben, aber mal ein Einstieg: http://www.rn-wissen.de/index.php/Abblockkondensator Insbesondere der letzte Abschnitt. Wenn du das gelesen hast, wird dir aufgehen, wieso der Abblockkondensator über dem schnellen Quarz wirkungslos ist. Übrigens ist auch der Quarz selbst nicht gut angeschlossen. Du musst darauf achten, dass immer auch der GND-Anschluss auf kurzem Weg zum MSP430 gelegt ist. Ich bin mir auch nicht sicher, dass du alle Versorgungsanschlüsse mit Kondensatoren gestützt hast. (DVCC, AVCC, VCORE, ?) Diese Links sind auch gut: http://www.lothar-miller.de/s9y/categories/14-Entkopplung http://www.lothar-miller.de/s9y/categories/33-Quarz
Angehängte Dateien:
-
board.png
260 KB
In weit mich der 1. Link weiterbringen soll habe ich nicht verstanden, dass die so nah wie möglich ransollen wusste ich. Der 2. und vor allem der 3. waren da besser, habe das eine Routingbeispiel für die Quarze übernommen und versucht die GND-Seite näher Richtung IC zu Plazieren. Wie kann ich die Masseflächen denn ausschließen? Wie kann ich einen Rahmen ziehen, oder auf welchem Layer muss ich das tun, damit die Massefläche nicht unterdem Quarz ist Anbei die Aktuelle Fassung
Masseflächen ausschließen ist recht einfach. Wenn Du mit Eagle zeichnest, so gibt es zwei Layer: top restrict und bottom restrict. In diese Layer kannst Du Rechtecke, Kreise oder beliebige andere Figuren zeichen, der Toplayer oder der Bottomlayer (1 und 16 üblicherweise) werden dann in diesen Figuren keine Polygone besitzen. Ein DRC wird auch Leiterbahnen, die über diese Figuren gezeichnet sind, als Fehler reklamieren. Kompliment, Deine Leiterplatte sieht schon recht ansprechend aus.
Zeus Mclane schrieb: > In weit mich der 1. Link weiterbringen soll habe ich nicht verstanden, > dass die so nah wie möglich ransollen wusste ich. Es war nur der VCC-Pin am Kondensator. Das GND-Ende des Kond. hing nur über den riesigen Umweg durch die GND-Fläche am benachbarten GND-Pin. Der Sinn der Abblockkond. ist es aber, kurzzeitige Stromspitzen des Chips zu decken und dabei dasPotential (die Spannungsdifferenz) zwischen den beteiligten VCC- und VSS-Pins konstant zu halten. Das gelingt nur, wenn die Impedanz und damit die Leitungslänge zwischen Kondensator und jeweiligem Pin möglichst gering ist. Das gilt für VCC ebenso wie für VSS bzw. GND! > Der 2. und vor allem der 3. waren da besser, habe das eine > Routingbeispiel für die Quarze übernommen und versucht die GND-Seite > näher Richtung IC zu Plazieren. Eben. Gut so. > Wie kann ich die Masseflächen denn ausschließen? Wie kann ich einen > Rahmen ziehen, oder auf welchem Layer muss ich das tun, damit die > Massefläche nicht unterdem Quarz ist Siehe Antwort von kurz. Ansonsten sind das Manual und die Online-Hilfe die erste Anlaufstelle für Eagle-Fragen. Mit Google findet man auch recht schnell Hilfe, wenn man einige sinngemäße Suchbegriffe (auch auf Englisch) durchprobiert.
Angehängte Dateien:
-
_ict5014_mail.jpg
240 KB
Also hier mal die ersten Ergebnisse. Einmal mit Toner und einmal fertig geätz. Leider sind Kupferbrücken entstanden, weshalb ich länger geätz habe. Dadurch sind die Bahnen teilweise sehr dünn geworden und ich musste die Brücken trotzdem wegkratzen. Werde nachher mal durchmessen ob alle Pins durchgängig sind. Werde berichten soweit ich was über die Funktion weiß ;-)
Hi wen du an deinen drucker alle tonner spar funktionen auschaltest dann sind die gnd flächen auch dichter
Hey, für das nächste Layout solltest Du dir merken, dass die Leiterbahnen ähnlich einer Straße angelegt werden sollten. Also Kreuzungen, an denen Du mit dem Auto nur mit 10 km/h abbiegen könntest (Spitzewinkel!!) sind unbedingt zu vermeiden! An einigen "3er Kreuzungen" hast Du das leider nicht berücksichtigt. Gruß Flo
@ Zeus Mclane (morpheus133) 3 Fragen zu deiner Leiterplatte a) wie groß ist der Bohrlochdurchmeser; als Zentrierhilfe reichen 0,5mm b) warum ist der Abstand, Schaltkreis – Stiftleiste so groß? könnte man den Abstand auf die Hälfte verringern c) wenn der Entwurf fertig ist, gibt es dann das Leiterkartenbild evtl. als Datei zum runterladen?
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.