Hallo, ich möchte mit einem Spartan-3 ein VGA-Sinal erzeugen. Das erzeugte Bild sollte eine 12bit Farbtiefe (4bit/Kanal) haben. Wie in auch einigen Beiträgen im Forum bereits beschrieben wurde, möchte ich die D/A-Wandlung mit einem R-2R-Netzwerk machen. Die Frage ist nur, wie ich dabei auf die 0,7 V komme, wenn der FPGA 3,3 V auf den I/O-Pins liefert. Wie müssten die Widerstände dimensioniert werden? Mit der Formel auf http://www.mikrocontroller.net/articles/DA-Wandler bin ich auf 256 Ohm gekommen. (U_a=0,7 V, U_ref=3,3 V, R_L=75 Ohm, Z=15) Kann ich das Netz damit aufbauen, oder empfiehlt sich doch ein OPV zur Spannungsstabilisierung? Im MAX4382 sind 3 OPV enthalten. Ich bin mir nur nicht sicher, bei der "typischen" Beschaltung auch 0,7 V herauskommen. (http://www.datasheetcatalog.org/datasheet/maxim/MAX4380-MAX4384.pdf) Vielleicht kennt Ihr ja auch Alternativen. Die Video-DAC mit 24bit wollte ich eigentlich nicht verwenden. Vielen Dank schonmal im voraus für Eure Hilfe.
Überleg dir mal, was dein teures FPGA macht, wenn du externen Kurzschluß oder Fremdspannung fabrizierst? Damit erledigt sich wohl die Frage nach extra OpAmp, denke ich. Jeder Farbkanal bekommt seinen eigenen Buffer-OpAmp. Das getrennte Sync-Signal wird auch gebuffert. Mit Multiplexern kannst du auch die Farbkanäle auf irgendwelche Tastpegel temporär switchen. Was du wie verschalten willst, kann man hier nur vermuten. VGA ansich, sagt erstmal wenig aus. Beim Propeller-Chip sollten sich auch genug Beispiele finden. Das ist ja dort die gleiche Fragestellung. Definierte Spannungspegel gewünschter Höhe ergeben sich aus einem linearen Gleichungssystem. Vor 20 Jahren hat man das ausgerechnet. Heute kippt man einige Testwerte in LTspice und in einer Minute Spielen mit den Werten, hast du sie praktisch in der E-Normreihe bestimmt. Gruß - Abdul
Sieh dir doch mal den Schaltplan (Seite 3) zum Xilinx-S3 Board an: http://www.xilinx.com/support/documentation/boards_and_kits/s3astarter_schematic.pdf
Die Spannung ist unkritisch. Man schlieest jeden FPGA Ausgang an einen eigenen Widerstand an und schließt das Kabel sauber ab. Du gehst über einen Gesamtteiler 5:1 auf 0,7V runter, wobei 2:0 an dem Abschluss 75:75 enstehen müssen. Dein R-2R muss also bei 15/16 150 Ohm aufweisen. Das sind 15x15 = 2,5k je Kanal.
Angehängte Dateien:
-
dac-schem.PNG
9 KB
Hi, danke erstmal für alle Antworten. Ich hab mich nun doch für die OPV-Variante entschieden. In der Simulation sieht das auch alles gut aus. Das Board ist leider noch nicht fertig, weswegen kann ich noch nicht abschließenden Erfolg melden kann. Ich hab nun jedoch noch eine Frage zum Timing. Bei meiner Recherche bin ich auf den Schaltplan des Altium NanoBoard gestoßen. http://www.altium.com/files/altiumdesigner/PB01Audio-VideoPeripheralBoardSchematics.pdf Auf Seite 11 verzögern die dort die HSync und VSync Signale mit einem doppelten NAND Durchlauf. Dient das nur als Buffer oder ist das notwendig wegen dem OPV Durchlauf der Farbsignale oder weil OPV (S.11) UND DAC (S.10) insgesamt zu weit verzögern? Kann ich dies als Buffer verwenden oder MUSS ich sogar so ein Delay einbauen? (1280 x 1024 Auflösung) Danke schonmal und schöne Weihnachtsgrüße!
> Dient das nur als Buffer Das ist nur zur Entkopplung des FPGAs vom Stecker. Falls du dort mal beim Rumbasteln eine Spannung anlegst, geht nur der U2 kaputt, nicht gleich das FPGA. Bestenfalls werden damit auch irgendwelche Verzögerungen vom MAX4382 (tr/tf=4ns --> ca. 1/2 Pixel bei 120 MHz Pixeltakt) ausgeglichen. Aber in der Praxis solltest du davon nichts merken, der Monitor bekommt das schon synchronisiert ;-)
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.