Taktausgabe UART

[Hans H. (hanshirsch)]

Hallo,
ich möchte von folgender UART-Ausgabe ein Signal vom heruntergeteilten 
UART-Takt ausgeben, mit dem gesendet wird.
Der heruntergeteilte Takt muss ein symmetrisches Rechteck sein, das ich 
weiterverarbeiten möchte. Was wäre der richtige Ansatz?

Gruß

[Läubi .. (laeubi)]

Hans Hirsch schrieb:
> Der heruntergeteilte Takt muss ein symmetrisches Rechteck sein, das ich
> weiterverarbeiten möchte.
Ein Rechteck ist immer symetrisch ;)
Meinst du ein Tastverhältnis von 1:1?
Wieso bauchst du das den wenn du das Sognal danach weiterverarbeitest?

[Hans H. (hanshirsch)]

> Meinst du ein Tastverhältnis von 1:1?
Ja!

> Wieso bauchst du das den wenn du das Sognal danach weiterverarbeitest?
Ich brauche den Takt von der UART-Ausgabe um mit ihm einen weiteren 
Process ansteuern zu können.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

>> Der heruntergeteilte Takt muss ein symmetrisches Rechteck sein, das ich
>> weiterverarbeiten möchte. Was wäre der richtige Ansatz?
> Ich brauche den Takt von der UART-Ausgabe um mit ihm einen weiteren
> Process ansteuern zu können.
Der richtige Ansatz wäre, es nicht so zu machen...
Der richtige Ansatz ist, nur 1 Takt im ganzen Design zu haben.
Alles Andere wird über Clock-Enable-Signale gesteuert, die jeweils nur 1 
Taktzyklus lang aktiv sind.

Aber trotzdem:

  Port (          
         txclk          : out std_logic;
         taste_start    : in  STD_LOGIC;      -- Start �bertragung      
       :
       :
      if(txcnt < Quarz_Taktfrequenz/Baudrate) then            
       :
      end if;      
      if(txcnt < Quarz_Taktfrequenz/(2*Baudrate)) then            
         txclk <= '1';
      else
         txclk <= '0';
      end if;

Aber Achtung: der Takt ist nur während der Übertragung aktiv...

[Hans H. (hanshirsch)]

Wäre so eine Teilung des Taktes sinnvoller?

..
clk_1x <= clk_div(3);


-- Herunterteilen des Boardtaktes

process (CLK, clk_div)
begin

  --if rst = '1' then
    --clk_div = '0000';
    if (CLK'event and CLK = '1') then
      clk_div <= clk_div + "0001";
    end if;
end process;

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> Wäre so eine Teilung des Taktes sinnvoller?
Für Anfänger muss gelten: Es gibt nur 1 Takt im ganzen Design.

Es gibt also nur

    if (CLK'event and CLK = '1') then

und nicht auch noch

    if rising_edge(CLK_tx) then...
    if rising_edge(CLK_rx) then...
    if rising_edge(CLK_1x) then...

Wenn du etwas mit 1/16 der Taktfrequenz machen willst, dann sieht das so 
aus:

signal cnt16 : integer range 0 to 15 := 0; 
signal clk_16tel : std_logic;  -- Enablesignal 

-- Herunterteilen des Boardtaktes
process (CLK)
begin
    if (CLK'event and CLK = '1') then -- es gibt nur diesen Takt
      if cnt16 < 15 then
         cnt16 <= cnt16+1;
         clk_16tel <= '0';
      else
         cnt16 <= 0;
         clk_16tel <= '1';  -- Enablesignal setzen
      end if;
    end if;
end process;

process (CLK)
begin
    if (CLK'event and CLK = '1') then -- es gibt nur diesen Takt
       if clk_16tel ='1' then -- Enablesignal verwenden
           :
       end if;
    end if;
end process;

[Hans H. (hanshirsch)]

Diese Version ist wesentlich überschaubarer. Nur weiß ich jetzt nicht 
genau, wie es diese Teilung auf mein Problem("Test.vhd") anwende. Wie 
mache ich die Ausgabe der UART über diesen Taktungsprozess?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> Wie mache ich die Ausgabe der UART über diesen Taktungsprozess?
Ja nun, dazu brauchst du einen anderen Sender, denn in dem oben 
geposteten wird dieses Enable-Signal über den Zähler txcnt erzeugt.

[Hans H. (hanshirsch)]

Gut, ich habe jetzt ein enable-Signal. Aber wenn ich aus dem 
enablesignal einen Rechteck erzeugen will???

[Duke Scarring (Gast)]

@Hans Hirsch:
> ...wenn ich aus dem enablesignal einen Rechteck erzeugen will???
Dann togglest Du damit ein Bit-Register und gibst den Wert aus...


Duke