www.mikrocontroller.net

Forum: FPGA, VHDL & Co. std_logic_vector(0 downto 0)


Autor: honeyleabe (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
i habe so definiert datentype:std_logic_vector(n-1 downto 0)
wenn n= 1 dann wie mache man das problem?

MFG
Dong

Autor: ich (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
wenn n=1 mache so:
datentype:std_logic

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> wie mache man das problem?
Dann mußt du es nicht mehr machen, dann hast du es schon ;-)

http://www.lothar-miller.de/s9y/archives/59-Vektor...

Autor: honeyleabe (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
to Lothar Miller
Danke ,es schafft.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.