sehr schneller FPGA

[Groß- und Kleinschreibung verwenden (Gast)]

Servus,
ich bräuchte einen sehr schnellen FPGA. Also konkret so irgendwas um die 
800MHz.

Was ich damit vorhabe:
Für eine Fehleranalyse muss ich ein 4Mhz Grundtakt jittern lassen. Das 
heißt die steigende und die fallende Flanke soll Jittern.

Wie ich das Löse habe ich noch keine Ahnung...

Wenn jemand eine gute Idee hat - gerne her damit ;-)

Danke

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> Das heißt die steigende und die fallende Flanke soll Jittern.
Um welche Zeit?
Wie soll der Jitter verteilt sein?

> Wie ich das Löse habe ich noch keine Ahnung...
Und wozu brauchst du dann das schnelle FPGA?

> Wenn jemand eine gute Idee hat
Nimm eine PLL und gib Rasuchen auf den Rückkoppelpfad...

[Bernd G. (Gast)]

Besorg dir einen alten Bitfehlermessplatz z.B. PF-6 von Wandel & 
Goltermann, der kann so etwas. Kriegt man gebraucht schon recht 
preiswert. Geht deutlich schneller und nervenschonender, als das in 
einen FPGA reinzurödeln.

[Peter Z. (Gast)]

Groß- und Kleinschreibung verwenden schrieb:
> Servus,
> ich bräuchte einen sehr schnellen FPGA. Also konkret so irgendwas um die
> 800MHz.
>
> Was ich damit vorhabe:
> Für eine Fehleranalyse muss ich ein 4Mhz Grundtakt jittern lassen. Das
> heißt die steigende und die fallende Flanke soll Jittern.
>
> Wie ich das Löse habe ich noch keine Ahnung...
>
> Wenn jemand eine gute Idee hat - gerne her damit ;-)
>
> Danke

Nimm die 4MHz und schicke die über einen RC-Tiefpass 1.Ordnung  mit ca.
2..4MHz Grenzfrequenz. Dann über einen weiteren Widerstand ein Sinus 
oder Rauschsignal zugeben. Das gabze dann auf einen 74HC14 
Schmitt-trigger geben.
Und siehe da es jittert.

[weltbester FPGA-Pongo (Gast)]

Nimm einen Stratix 3 und programmiere output buffer delays. Updaterate 
ist immerhin 33MHz. Ansonsten ging noch ein DDS chip. Der hat ein 
programmierbares sweep Verhalten.