www.mikrocontroller.net

Forum: FPGA, VHDL & Co. sehr schneller FPGA


Autor: Groß- und Kleinschreibung verwenden (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Servus,
ich bräuchte einen sehr schnellen FPGA. Also konkret so irgendwas um die 
800MHz.

Was ich damit vorhabe:
Für eine Fehleranalyse muss ich ein 4Mhz Grundtakt jittern lassen. Das 
heißt die steigende und die fallende Flanke soll Jittern.

Wie ich das Löse habe ich noch keine Ahnung...

Wenn jemand eine gute Idee hat - gerne her damit ;-)

Danke

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Das heißt die steigende und die fallende Flanke soll Jittern.
Um welche Zeit?
Wie soll der Jitter verteilt sein?

> Wie ich das Löse habe ich noch keine Ahnung...
Und wozu brauchst du dann das schnelle FPGA?

> Wenn jemand eine gute Idee hat
Nimm eine PLL und gib Rasuchen auf den Rückkoppelpfad...

Autor: Bernd G. (Firma: LWL flex SSI) (berndg)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Besorg dir einen alten Bitfehlermessplatz z.B. PF-6 von Wandel & 
Goltermann, der kann so etwas. Kriegt man gebraucht schon recht 
preiswert. Geht deutlich schneller und nervenschonender, als das in 
einen FPGA reinzurödeln.

Autor: Peter Z. (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Groß- und Kleinschreibung verwenden schrieb:
> Servus,
> ich bräuchte einen sehr schnellen FPGA. Also konkret so irgendwas um die
> 800MHz.
>
> Was ich damit vorhabe:
> Für eine Fehleranalyse muss ich ein 4Mhz Grundtakt jittern lassen. Das
> heißt die steigende und die fallende Flanke soll Jittern.
>
> Wie ich das Löse habe ich noch keine Ahnung...
>
> Wenn jemand eine gute Idee hat - gerne her damit ;-)
>
> Danke

Nimm die 4MHz und schicke die über einen RC-Tiefpass 1.Ordnung  mit ca.
2..4MHz Grenzfrequenz. Dann über einen weiteren Widerstand ein Sinus 
oder Rauschsignal zugeben. Das gabze dann auf einen 74HC14 
Schmitt-trigger geben.
Und siehe da es jittert.

Autor: weltbester FPGA-Pongo (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Nimm einen Stratix 3 und programmiere output buffer delays. Updaterate 
ist immerhin 33MHz. Ansonsten ging noch ein DDS chip. Der hat ein 
programmierbares sweep Verhalten.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.