hallo, ich habe für mein projekt eine TrueDualPort Schnittstelle in IPexpress generiert. diese hab ich dann in meine top_level entity eingebunden. beim kompilieren bekomme ich die warnung: WARNING - edif2ngd: Unsupported property ARRAY_SIZE found - ignoring... On or above line 187 in file top_modul.edi in der datei habe ich nun unter der zeile 187 nachgesehen und da stand folgendes: ... (property ARRAY_SIZE (integer 9216)) ... ich verwende den ispLEVER 7.2 mit einem MACHXO 2280 und die version der schnittstelle aus IPexpress ist 7.1 . in der simulation tut alles und das ist ja auch nicht das problem. aber ich möchte diese warnung wegbekommen. weiss jemand wofür dieses ArraySize steht oder wie ich die warnung wegbekomme? bei anderen schnittstellen, wie dem PseudoDualPort-RAM, bekomme ich diese warung z.B. nicht. mfg Andi
Was hast du denn im ipExpress für Parameter eingestellt ? SuperWilly
hallo, habe bei beiden ports 32x8bit, keine output register, sync-reset, optimization auf speed und die initialisierung erfolgt durch ein .mem-file. als write-mode ist normal ausgewählt. ich häng noch ein bild an... ich bin mir auch nicht sicher in wie weit man da einfluss darauf hat, da ich hier ja nur die schnittstelle bekomme und alles darunter ist doch in so einer art blackbox, wenn ich das richtig verstanden habe. mfg Andi
hallo, hab noch ne allgemeine frage. seh ich das richtig, dass ich vom ipExpress oder generell von solchen core-libs nur eine schnittstelle bekomme und mir die eigentliche verhaltensbeschreibung verborgen bleibt? also das es die hersteller für sich behalten (verständlicher weise). aber wie ist es dann bei so einem speicherbaustein? die sind doch schon im fpga/cpld vorhanden und müssen doch nur angesteuert werden. da braucht man doch keine verhaltensbeschreibung mehr. mfg Andi
Wenn du unter Options --> Environment --> Log --> Verbose das Häkchen rausnimmst, ist die Warnung weg. Also wahrscheinlich vernachlässigbar ... Zu deiner weiteren Frage: Wenn du dir das VHDL-File "ip_ram_dp_true.vhd" im Examples-Ordner anschaust (\examples\fpga\MachXO\memory\ebr\ram_dp_true\vhdl), dann siehst du, dass dort im Prinzip lediglich der RAM-Block mit einigen Attributen (die du in IpEpxress eingestellt hast) versehen wird. SuperWilly
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.