www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Warnung nach kompilieren eines TrueDualPort-Interface (Lattice sysMEM)


Autor: Andi Z. (duderino65)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
hallo,

ich habe für mein projekt eine TrueDualPort Schnittstelle in IPexpress 
generiert. diese hab ich dann in meine top_level entity eingebunden.

beim kompilieren bekomme ich die warnung:

WARNING - edif2ngd: Unsupported property ARRAY_SIZE found - ignoring...
       On or above line 187 in file top_modul.edi

in der datei habe ich nun unter der zeile 187 nachgesehen und da stand 
folgendes:
...
(property ARRAY_SIZE (integer 9216))
...

ich verwende den ispLEVER 7.2 mit einem MACHXO 2280 und die version der 
schnittstelle aus IPexpress ist 7.1 .

in der simulation tut alles und das ist ja auch nicht das problem. aber 
ich möchte diese warnung wegbekommen. weiss jemand wofür dieses 
ArraySize steht oder wie ich die warnung wegbekomme? bei anderen 
schnittstellen, wie dem PseudoDualPort-RAM, bekomme ich diese warung 
z.B. nicht.

mfg

Andi

Autor: SuperWilly (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Was hast du denn im ipExpress für Parameter eingestellt ?


SuperWilly

Autor: Andi Z. (duderino65)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
hallo,

habe bei beiden ports 32x8bit, keine output register, sync-reset, 
optimization auf speed und die initialisierung erfolgt durch ein 
.mem-file.
als write-mode ist normal ausgewählt.

ich häng noch ein bild an...

ich bin mir auch nicht sicher in wie weit man da einfluss darauf hat, da 
ich hier ja nur die schnittstelle bekomme und alles darunter ist doch in 
so einer art blackbox, wenn ich das richtig verstanden habe.

mfg

Andi

Autor: Andi Z. (duderino65)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
hallo,

hab noch ne allgemeine frage. seh ich das richtig, dass ich vom 
ipExpress oder generell von solchen core-libs nur eine schnittstelle 
bekomme und mir die eigentliche verhaltensbeschreibung verborgen bleibt? 
also das es die hersteller für sich behalten (verständlicher weise).
aber wie ist es dann bei so einem speicherbaustein? die sind doch schon 
im fpga/cpld vorhanden und müssen doch nur angesteuert werden. da 
braucht man doch keine verhaltensbeschreibung mehr.


mfg

Andi

Autor: SuperWilly (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wenn du unter Options --> Environment --> Log --> Verbose
das Häkchen rausnimmst, ist die Warnung weg. Also wahrscheinlich 
vernachlässigbar ...

Zu deiner weiteren Frage:
Wenn du dir das VHDL-File "ip_ram_dp_true.vhd" im Examples-Ordner
anschaust (\examples\fpga\MachXO\memory\ebr\ram_dp_true\vhdl), dann
siehst du, dass dort im Prinzip lediglich der RAM-Block mit einigen
Attributen (die du in IpEpxress eingestellt hast) versehen wird.


SuperWilly

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.