Warum schaltet der Ausgang Q des Flip Flop CD4013 beim Einschalten der VCC meistens auf high manchmal bleibt er auf low. Die Eingänge R und S sind uber 100K auf GND. D und C sind direkt auf GND, da nicht benutzt. Müsste der Eingang nicht auf low sein beim Einschalten wenn alle Eingänge auf GND sind?
Peter schrieb: > Müsste der Eingang nicht auf low sein beim Einschalten wenn alle > Eingänge auf GND sind? Wenn du den Ausgang meinst: das ist Zufall. Woher soll der speichernde Teil darin wissen, wie er zur Welt kommen soll? Wenn du geordnete Verhältnisse willst, dann musst du über den Reset-Anschluss dafür sorgen. Nimm zur Illustration mal die Schaltung einen RS-Flipflops aus 2xNAND oder 2xNOR. Sowas ist vollständig symmetrisch, da gibt es keine Vorzugsrichtung.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.