www.mikrocontroller.net

Forum: FPGA, VHDL & Co. Bit auf '1' setzen


Autor: VHDL'er (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo

wenn ich einen Vector habe, wie kann ich nur ein bestimmtes Bit auf '1' 
setzen?

data_o <= "000000001000";

data_o = (others => '0');

Wie kann ich hier das vierte Bit auf '1' setzen?

Danke!
MfG

Autor: SeriousSam (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
data(3) <= '1';

Autor: Cyrex (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Kommt darauf an, was das für ein Typ ist. Ich gehe mal davon aus, dass 
Du einen std_logig_vector oder einen bit_vector hast.

data_o(3) <= '1';

oder

data_o <= data_o or "000000001000"; wobei das nicht geht wenn es ein 
Ausgang ist (ich vermute es ist einer da du _o geschrieben hast). Dann 
mußt Du das über ein Signal oder Variable machen.

LG
Cyrex

Autor: VHDL'er (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke

Das wäre die Lösung.

data_o = (others => '0');
data_o(3) <= '1';

Wenn ich nur "data_o(3) <= '1';" schreibe sind dann die anderen Werte 
automatisch '0' oder sind die undefiniert.

>data_o <= data_o or "000000001000";

Es geht ja darum irgendwie diese "000000001000" Schreibweise zu 
verhindern.

Wieso bräuchte ich ein Signal. Ein Signal dient mir ja wenn ich im 
architecture mehrere Components habe diese zu verbinden bzw. bei 
mehreren Prozessen. Oder hat das noch andere Funktionen da es auch eine 
Möglichkeit wäre?

Autor: Cyrex (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Du kannst einen Ausgang nur als Ausgang verwenden. Das heisst, du kannst 
ihn nicht abfragen.

Je nachdem ob die anderen Werte vorher undefiniert waren. Mit 
data_o(3)<= '1' setzt Du nur die eine Position auf high. Alle andern 
Werte sind davon nicht betroffen und behalten ihren Wert.

Du solltest sowiso alle Werte von den Ausgängen (und am besten auch von 
den Signalen) im Reset Teil auf 0 setzen.

LG
Cyrex

Autor: Cyrex (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Aja, wenn du

data_o <= (others => '0');
data_o(3) <= '1';

schreibst ist das nit gut da beide Befehle gleichzeitig ausgeführt 
werden.

Besser du gibst das 0 setzen in einen Reset Zweig
if reset_i = '1' then
   data_o <= (others => '0');
else //ev. elsif clk'event and clk = '1' then
   data_o(3) <= '1';
end if;

LG
Cyrex

Autor: VHDL'er (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mein Programm ist kombinatorisch => somit nicht getaktet.

Autor: VHDL'er (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bei deinem Bsp. müßte ich auch zuerst reset drücken => die Werte werden 
nicht automatisch auf '0' gesetzt.

Wenn ich mehrere elsif-Zweige habe bleibt ja noch der alte Wert 
gespeichert.

data_o(3) <= '1';

In diesem Fall müßte ich zuerst dato_o auf '0' setzen damit ich data_o 
einen neuen Wert zuweisen kann.

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Aja, wenn du
> data_o <= (others => '0');
> data_o(3) <= '1';
> schreibst ist nit gut da beide Befehle gleichzeitig ausgeführt werden.
Dann schreib es in einem Prozess. In einem Prozess gilt die letzte 
Signalzuweisung. Das sind VHDL-Grundlagen... :-/
So also:
  process (din) begin
    dout <= (others=>'0');
    dout(3) <= '1';
  end process;

Am schönsten dürfte aber diese Schreibweise sein:
   data_o <= (3=>'1', others=>'0');

EDIT:
if reset_i = '1' then
   data_o <= (others=>'0');
else 
   data_o(3) <= '1';
end if;
Das ist fast schon das Abwegigste, das man machen sollte, denn das gibt 
ausgenommen von data_o(3) nur Latches:
data_o(3) ist einfach der invertierte reset_i,
alle anderen data_o sind speichernd, denn sie müssen wenn reset_i='0' 
ist, den Wert '0' speichern. Weil kein Takt dabei involviert ist, gibt 
das Latches.

Autor: VHDL'er (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Es ist in einem Prozess geschrieben, somit hätte es eh gepasst.

data_o <= (3=>'1', others=>'0');

Diese Schreibweise kannte ich nicht.
data_o(3) <= '1';
data_o <= (3=>'1')

Das müßte dann das selbe sein.

Habe versucht das Programm zu compilieren mit "vlib work" und "do 
compile.do".
Es taucht aber dieser Fehler auf "Could not find ./work.tb_decoder."

Wo könnte der Fehler liegen?

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
VHDL'er schrieb:
>
data_o(3) <= '1';
 data_o <= (3=>'1')
> Das müßte dann das selbe sein.
Nein, du bekommst den Fehler
>>>> Size of aggregate is different than size of the target.
Und es ist klar, warum: data_o hat viele Bits, da reicht es nicht aus, 
nur dem 3. Bit etwas zuzuweisen, und die anderen undefiniert zu 
lassen....

Wir sind ja nicht bei C, wo
char str[10];
char idx;
:
  str[idx] = 'a';
und
  idx[str] = 'a';
das selbe sind ;-)

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.