Fehler bei testbench

[Hans S. (flipflop)]

Mein Compiler meckert bei der Testbench.
Er kann die Signale nicht erkennen:

# ** Error: C:/VHDL/outmux_tb.vhd(33): near "in": expecting "STRING" or 
"IDENTIFIER"

Wobei ich die Signale wie folgt beschrieben habe:

      SIGNAL clk_1ms: in STD_LOGIC;
      SIGNAL clken_1s: in STD_LOGIC;
      SIGNAL reset: in STD_LOGIC;
      .....

Ich arbeite mit ModelSim, bin noch blutiger Anfänger.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Nur Ports haben eine Richtung in, out, inout und buffer
Signale werden (z.B. mit Initialisierungswert) so definiert:

      SIGNAL clk_1ms: STD_LOGIC := '0';
      SIGNAL clken_1s: STD_LOGIC := '0';
      SIGNAL reset: STD_LOGIC := '0';

[Hans S. (flipflop)]

vielen dank

[Hans S. (flipflop)]

ist mir peinlioch^^