Hallo zusammen, ich habe schon öfter gelesen, dass zwischen VCC und GND Plane ein möglichst geringer Abstand von Vorteil ist. Rein vom Gefühl her ist das für mich auch einleuchtend. Troztdem würde ich mich gerne mit den Ursachen und den daraus resultierenden Einflüssen genauer beschäftigen. Kennt jemand von euch evtl. einen Artikel oder andere Literatur speziell zu dem Thema?
GND/VCC bilden einen Plattenkondensator mit äußerst geringer Induktivität und kleiner Kapazität. Dieser kann selbst bei sehr hohen Freqeunzen im Bereich über 1GHz noch gut Strom liefern. MFG Falk
Fuer die modernen Beduerftnisse, aka FPGA, sollte der Lagenabstand aber leider kleiner als 50um sein. Das fertigt aber niemand so.
@ Nebliger Pfad (Firma: vorgestern) (hacky) >Fuer die modernen Beduerftnisse, aka FPGA, sollte der Lagenabstand aber >leider kleiner als 50um sein. Immer diese Akademiker. Es wurde schon TAUSENDE FPGA-Borad mit 200um und mehr gebaut, und die laufen super! Der VCC/GND Kondensator ist nur EIN Teil von vielen, welche das FPGA antreiben! > Das fertigt aber niemand so. Wozu auch? MFG Falk
Hi, also 50um ist bei uns (Industriell, Profibereich) seit Jahren Standard. Hier gibts es einige interessante Artikel zum Thema: http://www.emv.biz/downloads/fachartikel/ Gruss, Thomas
Ok, das mit dem Plattenkondensator habe ich so schon öfter gehört. Auf emv.biz gibts ja auch einige Artikel, in denen geschrieben ist, dass bei hohen Frequenzen die Planes eben nicht mehr nur als Plattenkondensator gesehen werden darf. Mich würde weitergehende Literatur interessieren, d.h. was für Auswirkungen hat ein geringerer Abstand z.B. auf die Abstrahlung eines Boards usw.
Hallo Igor, >ich habe schon öfter gelesen, dass zwischen VCC und GND Plane ein >möglichst geringer Abstand von Vorteil ist. Rein vom Gefühl her ist das >für mich auch einleuchtend. Nicht nur zwischen Vcc und GND, sondern auch zwischen schnellen Signalen und GND!! Je kleiner die Abstände, um so stärker ist das vom Signal herrührende Magnetfeld direkt unter der Leiterbahn konzentriert. Das ist besonders wichtig, wenn analoge und digitale Schaltungsteile auf ein- und derselben Platine vorkommen. Damit das für alle schnellen Signale optimal klappt, muß deshalb unter jeder Leiterbahn eine möglichst zusammenhängende Massefläche existieren und der Abstand zu ihr möglichst gering sein. Kai Klaas
Kai Klaas schrieb: > Nicht nur zwischen Vcc und GND, sondern auch zwischen schnellen Signalen > und GND!! Nein, das gilt erstmal nur für dein Powersystem (Vcc + GND), hier will man eine möglichst geringe Impedanz erreichen. Bei deinen schnellen Signalen will man möglichst genau eine ganz bestimmte Impedanz erreichen, zum Bleistift 50 Ohm. Umso näher die Signale an die Referenzplane kommen, desto schmaler müssen sie werden, um bei einer bestimmten Impedanz zu bleiben. Ein Beispiel: Der Abstand Toplage zu nächsten Innenlage beträgt 100µm, der Leiterzug ist 150µm breit, damit ergibt sich eine Impedanz ca.50 Ohm. Ändern wir den Abstand von 100µm auf 50µm, so landen wir bei ca.33 Ohm. Eine Fehlanpassung, Reflexionen drohen ! ;-) Um wieder auf 50 Ohm zu kommen, müsste man den Leiterzug schmaler machen: er müsste ca.60µm schmal sein; das lässt sich der LP-Hersteller gut bezahlen (und kann nicht jeder)! Gruss Uwe
>> ..50um >> Das fertigt aber niemand so. > >Wozu auch? ich war an einem Vortrag, da war genau das das Thema. Die FPGA Hersteller spezifizieren an jeden Power pin einen Kondensator, sehr nahe. Das "sehr nahe" ist eine Frage der Frequenz. Bei einem 500MHz FPGA muss man mit Frequenzanteilen von ueber 3GHz rechnen. Also sind die Kondensatoren innerhalb ein paar mm. Mach das mal bei zB 768 Baellchen. Das ist nur machbar, wenn das Board selbst der Kondensator ist. Die haben das simuliert, und fanden das Board muesse Lagen mit 50um haben.
@ Nebliger Pfad (Firma: vorgestern) (hacky) >nahe. Das "sehr nahe" ist eine Frage der Frequenz. Bei einem 500MHz FPGA >muss man mit Frequenzanteilen von ueber 3GHz rechnen. Kommt schon hin. > Also sind die >Kondensatoren innerhalb ein paar mm. Mach das mal bei zB 768 Baellchen. Nicht einfach, schon klar. Aber es gibt u.a. BGAs mit "Loch" in der Mitte, wo keine Balls sind. Und 0402er Kondensatoren, wer will noch kleiner. Und Blind VIAs. Und und und. >Das ist nur machbar, wenn das Board selbst der Kondensator ist. Die >haben das simuliert, und fanden das Board muesse Lagen mit 50um haben. Und du glaubst das alles so einfach? Eine Simulation ALLEIN sagt gar nichts, sie muss durch Messungen abgesichert werden. Man kann sonst mal fix jeden Unsinn zusammensimulieren. Digital-ICs funktionieren oft auch dann recht gut, wenn die Theorie sagt es geht nicht. NEIN! Ich propagiere nicht schlampiges Design, sondern möchte darauf hinweisen, dass einige Ansätze auf dem Gebiet arg theoretischer Natur sind. MFG Falk
> und fanden das Board muesse Lagen mit 50um haben Dann sagt man den Leuten halt: Nehmt euren Scheiss FPGA wieder mit, und kommt erst wieder wenn ihr eine Pinbelegungsvariante habt, die man auch einsetzen kann. Es ist aber zu vermuten, daß sie ein Leiterplattenlayout haben, welches taugt.
MaWin schrieb: > Dann sagt man den Leuten halt: > Nehmt euren Scheiss FPGA wieder mit, und kommt erst wieder wenn ihr eine > Pinbelegungsvariante habt, die man auch einsetzen kann. Ich bezweifel, das du das deinem Kunden so sagen würdest !! Eher wird man ihm drauf aufmerksam machen, das man 2 oder mehr Signallagen zusätzlich benötigt, exklusive der evtl. nötigen Referenzlagen. Bei einem Serien-Produkt wird man sich das zweimal Überlegen, bei einem Unikat ist es gelegentlich egal. Gruss Uwe
Hallo Uwe, >Bei deinen schnellen Signalen will man möglichst genau eine ganz >bestimmte Impedanz erreichen, zum Bleistift 50 Ohm. Dennoch ist es in gemischt analog digitalen Sytemen ein erheblicher Unterschied, ob man eine 2Lagen- oder 4Lagen-Platine verwendet. Auch dann, wenn keine Vcc-Plane zum Einsatz kommt. Kai Klaas
Hallo Kai, >Bei deinen schnellen Signalen will man möglichst genau eine ganz >bestimmte Impedanz erreichen, zum Bleistift 50 Ohm. >> Dennoch ist es in gemischt analog digitalen Sytemen ein erheblicher >> Unterschied, ob man eine 2Lagen- oder 4Lagen-Platine verwendet. Natürlich ist es ein Unterschied, ob ich 2 Lagen mehr oder weniger habe, logisch; so hab ich mehr Platz zum Routen, brauche weniger Lagenwechsel (Vias) etc. Das hat aber primär mit Impedanzen nix zu tun. Über die Anzahl der Lagen endscheidet die Komplexität der Schaltung und der zur Verfügung stehende Platinenraum, z.T. auch die Geometrie der verwendeten Bauteile (z.B. BGAs), Trise/ Tfall (interessant für Impedanzen), den Anforderungen an Signalintegrität/ EMV u.v.m. - diese Parameter bestimmen auch die Wahl für oder gegen die Verwendung von Planes. Ob die Schaltung dann gemischt analog/ digital ist provokatorisch gesprochen erstmal egal ;) > Auch dann, wenn keine Vcc-Plane zum Einsatz kommt. Naja, in gemischt analog/ digitalen Sytemen würde ich erstmal, ohne eine Schaltung gesehen zu haben, zur Verwendung von Planes raten. Bei privaten Basteleien gehts aber sicher ohne ... Manchmal braucht man wirklich keine Powerplane(s), trotzdem aber einen Multilayer. So was hab ich auch schon in Form diverser Adapterplatinen gemacht. Das waren jedoch meist irgendwelches DC-Sachen. Gruss Uwe Kann es sein, das wir vom eigentlichen Thema abdriften ?
>Kann es sein, das wir vom eigentlichen Thema abdriften ?
Dann will ich auch nicht näher auf deine Ausführungen eingehen...
Kai Klaas
> Dann will ich auch nicht näher auf deine Ausführungen eingehen...
War nicht böse gemeint, Igor ging es ja um die Auswirkungen von
kapazitiven Powerplanes und nicht um die Anzahl von Lagen :)
Ich finde beide Themen interessant und neige deshalb selbst zum
abdriften.
Gruss Uwe
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.